インテル^® Stratix^® 10デバイスは、統合された高速アナログ信号調整、チップ-チップ間、チップ-モジュール間、およびバックプレーン・アプリケーションに向けたクロック・データ・リカバリー回路を装備しており、最大で144のトランシーバーを提供します。

インテル^® Stratix^® 10デバイスは、PCI Expressおよびイーサネット・アプリケーションに向けてハード化されたIPに加え、GX、GXT、あるいはGXEチャネルの組み合わせを含んでいます。

インテル^® Stratix^® 10デバイスには、多種多様なプロトコル実装をサポートするために、いくつかのトランシーバー・タイルのバリアントが導入されています。このようなトランシーバー・タイルのバリアントには、L-タイル、H-タイル、およびE-タイルがあり、本ユーザーガイドではE-タイル・トランシーバーに焦点を当てています。

ユーザーガイドの全内容は最終的な確認段階であり、後日リリースされる予定です。