PCI Express* ( PCIe* ) リファレンス・デザインを使用した階層的なパーシャル・リコンフィグレーション (HPR) では、 Arria® 10 デバイスの PCIe* リンクを介してFPGAファブリックをリコンフィグレーションする方法を紹介します。 このリファレンス・デザインは、 Arria® 10 GX FPGA開発ボードのLinuxシステム上で動作します。所定のテンプレートを使用してPRリージョンブロックを実装することで、リファレンス・デザインを要件に適応させます。 PCIe* を介した通信が可能な、完全に機能的なシステムでカスタム・デザインを実行してください。
パーシャル・リコンフィグレーションはフラットデザインに次の利点をもたらします。
- ランタイム・デザイン・リコンフィグレーションを可能とします。
- タイム・マルチプレクシングにより、デザインのスケーラビリティーを向上します。
- ボードを効率的に使用し、コストと消費電力を低減します。
- デザインでダイナミックなタイム・マルチプレクシングをサポートします。
- より小さなビットストリームにより、初期のプログラミング・タイムを改善します。
- ライン・アップグレードによりシステムのダウンタイムを低減します。
- リモート・ハードウェアの変更が可能なため、容易にシステム・アップグレードできます。
インテル® Quartus® Prime プロ・エディション開発ソフトウェアのv.18.1では、パーシャル・リコンフィグレーションに向けて新しく簡略化されたコンパイルフローを導入しています。