このアプリケーション・ノートでは、シンプルでフラットな (パーティション化されていない) デザインをパーシャル・リコンフィグレーション可能なデザインに変換し、そのデザインをインテル® Agilex® FシリーズFPGA開発ボードに実装する方法について説明します。
パーシャル・リコンフィグレーション (PR) 機能では、FPGAの一部のダイナミック・リコンフィグレーションを行いながら、残りのFPGAデザインは引き続き機能させることができます。複数のペルソナをデザイン内の特定領域に対して作成できます。このとき、その領域外のエリアの動作には影響を与えません。この手法が効果的なのは、システム内の複数の機能で同じFPGAデバイスのリソースを時分割で共有する場合です。 インテル® Quartus® Primeプロ・エディション開発ソフトウェアの現在のバージョンでは、パーシャル・リコンフィグレーションのための新しく簡素化されたコンパイルフローが導入されています。
パーシャル・リコンフィグレーションによって、次の利点がフラットデザインにもたらされます。
- ランタイム・デザイン・リコンフィグレーションが可能です。
- デザインのスケーラビリティーが向上します。
- システムのダウンタイムを削減します。
- デザインにおけるダイナミック・タイム・マルチプレクシング機能をサポートします。
- ボードスペースを効率的に使用し、コストと消費電力を削減します。
このチュートリアルでは、ワークステーションの PCIe* スロットの外側にあるベンチで、インテルAgilex FシリーズFPGA開発ボードを使用します。