ステータス
Launched
発売日
Q2'19
リソグラフィー
10 nm

リソース

ロジックエレメント (LE)
1918975
アダプティブ・ロジック・モジュール (ALM)
650500
アダプティブ・ロジック・モジュール (ALM) レジスター
2602000
ファブリックおよび I/O 位相ロックループ (PLL)
15
最大エンベデッド・メモリー
204 Mb
デジタル信号処理 (DSP) ブロック
1354
デジタル信号処理 (DSP) フォーマット
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
ハード・プロセッサー・システム (HPS)
Quad-core 64 bit Arm* Cortex*-A53
ハード暗号化ブロック
2
ハード・メモリー・コントローラー
はい
外部メモリー・インターフェイス (EMIF)
DDR4, QDR IV

I/O 規格

最大ユーザーI/O数
480
I/O 標準サポート
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
最大 LVDS ペア
240
最大 ノンリターン・ツー・ゼロ (NRZ) トランシーバー
24
最大 ノンリターン・ツー・ゼロ (NRZ) データ・レート
28.9 Gbps
最大パルス振幅変調 (PAM4) トランシーバー
12
最大パルス振幅変調 (PAM4) データレート
57.8 Gbps
トランシーバー・プロトコル・ハード IP
PCIe Gen4, 10/25/100G Ethernet

高度なテクノロジー

ハイパーレジスター
はい
FPGA ビットストリーム・セキュリティー
はい

パッケージの仕様

パッケージオプション
R2581A

補足事項

追加情報の URL