Stratix® V 5SGXA3 FPGA

Stratix® V 5SGXA3 FPGA

基本仕様

製品コレクション
Stratix® V GX FPGA
ステータス
Launched
発売日
2010
リソグラフィー
28 nm

リソース

ロジックエレメント (LE)
340000
アダプティブ・ロジック・モジュール (ALM)
128300
アダプティブ・ロジック・モジュール (ALM) レジスター
513200
ファブリックおよび I/O 位相ロックループ (PLL)
24
最大エンベデッド・メモリー
22.92 Mb
デジタル信号処理 (DSP) ブロック
256
デジタル信号処理 (DSP) フォーマット
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
ハード・メモリー・コントローラー
いいえ
外部メモリー・インターフェイス (EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

I/O 規格

最大ユーザーI/O数†
696
I/O 標準サポート
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
最大 LVDS ペア
348
最大 ノンリターン・ツー・ゼロ (NRZ) トランシーバー†
36
最大 ノンリターン・ツー・ゼロ (NRZ) データ・レート†
14.1 Gbps
トランシーバー・プロトコル・ハード IP
PCIe Gen3

パッケージの仕様

パッケージオプション
F780, F1152, F1517

提供されているすべての情報は予告なしに変更されることがあります。インテル製品は随時、製造ライフサイクル、仕様、および製品の説明が予告なく変更される場合があります。ここに記載された情報は「現状」のまま提供されるものであり、インテルは情報の正確性、または製品の機能、利用可能性、機能性、記載された製品の互換性についていかなる表明も保証もいたしません。特定の製品やシステムの詳細については、各システムベンダーにお問い合わせください。

Intel classifications are for general, educational and planning purposes only and consist of Export Control Classification Numbers (ECCN) and Harmonized Tariff Schedule (HTS) numbers. Any use made of Intel classifications are without recourse to Intel and shall not be construed as a representation or warranty regarding the proper ECCN or HTS. Your company as an importer and/or exporter is responsible for determining the correct classification of your transaction.

製品の特性や機能の公式の定義については、データシートを参照してください。

‡ この機能は、コンピューティング・システムによっては利用できないことがあります。ご利用のシステムにこの機能が搭載されているかどうか、あるいは機能の互換性に関してシステム仕様 (マザーボード、プロセッサー、チップセット、電源、HDD、グラフィックス・コントローラー、メモリー、BIOS、ドライバー、仮想マシンモニター - VMM、プラットフォーム・ソフトウェア、およびオペレーティング・システム) を参照するには、システムベンダーにご確認ください。機能、パフォーマンス、この機能のその他の利点は、システム構成により異なります。

「発表済み」 SKUs はまだ使用できません。販売開始については、発売日を参照ください。

製品の比較