製品コレクション
Stratix® V GS FPGA
ステータス
Launched
発売日
2010
リソグラフィー
28 nm

リソース

ロジックエレメント (LE)
695000
アダプティブ・ロジック・モジュール (ALM)
262400
アダプティブ・ロジック・モジュール (ALM) レジスター
1049600
ファブリックおよび I/O 位相ロックループ (PLL)
28
最大エンベデッド・メモリー
58.01 Mb
デジタル信号処理 (DSP) ブロック
1963
デジタル信号処理 (DSP) フォーマット
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
ハード・メモリー・コントローラー
いいえ
外部メモリー・インターフェイス (EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

I/O 規格

最大ユーザーI/O数
840
I/O 標準サポート
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
最大 LVDS ペア
420
最大 ノンリターン・ツー・ゼロ (NRZ) トランシーバー
48
最大 ノンリターン・ツー・ゼロ (NRZ) データ・レート
14.1 Gbps
トランシーバー・プロトコル・ハード IP
PCIe Gen3

パッケージの仕様

パッケージオプション
F1517, F1932