ステータス
Launched
発売日
Q2'19
製造終了予定日
1
リソグラフィー
10 nm
使用条件
Base Transceiver Station

リソース

ロジックエレメント (LE)
2692760
アダプティブ・ロジック・モジュール (ALM)
912800
アダプティブ・ロジック・モジュール (ALM) レジスター
3651200
ファブリックおよび I/O 位相ロックループ (PLL)
28
最大エンベデッド・メモリー
287 Mb
最大高帯域幅メモリー
1 GB
デジタル信号処理 (DSP) ブロック
8528
デジタル信号処理 (DSP) フォーマット
Bfloat, Block Floating Point, Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
ハード・プロセッサー・システム (HPS)
Quad-core 64 bit Arm* Cortex*-A53
ハード暗号化ブロック
1
ハード・メモリー・コントローラー
はい
外部メモリー・インターフェイス (EMIF)
DDR4, QDR IV
ユーザー・フラッシュ・メモリー
はい
内部コンフィグレーション・ストレージ
はい

I/O 規格

最大ユーザーI/O数
624
I/O 標準サポート
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
最大 LVDS ペア
312
最大 ノンリターン・ツー・ゼロ (NRZ) トランシーバー
24
最大 ノンリターン・ツー・ゼロ (NRZ) データ・レート
28.9 Gbps
最大パルス振幅変調 (PAM4) トランシーバー
12
最大パルス振幅変調 (PAM4) データレート
57.8 Gbps
トランシーバー・プロトコル・ハード IP
PCIe Gen4, 10/25/100G Ethernet

高度なテクノロジー

ハイパーレジスター
はい
FPGA ビットストリーム・セキュリティー
はい
アナログ・デジタル・コンバーター
はい

パッケージの仕様

パッケージオプション
R2581A