Cyclone® V SoC FPGA は、極めて低いシステムコストと消費電力を実現します。SoC FPGA の高い性能は、産業用モーター制御ドライブ、プロトコル・ブリッジング、放送ビデオ・コンバーター / キャプチャー・カード、ポータブル機器、オートモーティブ・アプリケーションなどの量産アプリケーションの差別化に最適です。SoC FPGA には、さまざまな集積度のプログラマブル・ロジックが搭載されており、デュアルコア ARM* Cortex*-A9 ハード・プロセッサー・システム (HPS)、エンベデッド・ペリフェラル、マルチポート・メモリー・コントローラー、シリアル・トランシーバー、PCI Express* (PCIe*) ポートなど、多くのシステムレベルの機能が 1 チップにハード化されています。

ファミリー製品

Cyclone® V SE SoC FPGA

すべてのデバイスタイプと仕様の比較を詳しく紹介します。

概要表を見る

Cyclone® V SX SoC FPGA

すべてのデバイスタイプと仕様の比較を詳しく紹介します。

概要表を見る

Cyclone® V ST SoC FPGA

すべてのデバイスタイプと仕様の比較を詳しく紹介します。

概要表を見る

利点

ARM* ベースの HPS

Cyclone® V SoC FPGA の HPS は、デュアルコア ARM* Cortex*-A9 MPCore* プロセッサー、多様なペリフェラル群、FPGA 内のロジックと共有されるマルチポート・メモリー・コントローラーで構成されており、プログラマブル・ロジックの柔軟性とハード Intellectual Property (IP) によるコスト削減をもたらします。

  • 最大周波数 925 MHz のシングルコア・プロセッサーまたはデュアルコア・プロセッサー。
  • ハード化されたエンベデッド・ペリフェラルにより、プログラマブル・ロジックへのペリフェラル機能の実装が不要になり、より多くの FPGA リソースをアプリケーション固有のカスタムロジックに利用できるようになるほか、消費電力の削減にもつながります。
  • ハード化されたマルチポート SDRAM メモリー・コントローラーは、プロセッサーと FPGA ロジックによって共有されます。DDR2、DDR3、および LPDDR2 デバイスのサポートに加え、統合された ECC (エラー訂正コード) 機能によって、高信頼性アプリケーションや安全性を重視するアプリケーションに最適です。

高帯域幅インターコネクト

HPS と FPGA ファブリック間の高スループット・データ・パスは、2 チップ・ソリューションでは実現不可能なレベルのインターコネクト性能を提供します。この緊密な統合により、以下を実現します。

  • 100 Gbps を超えるピーク帯域幅。
  • 統合データ・コヒーレンシー。
  • プロセッサーと FPGA 間の外部 I/O パスの排除による、システム消費電力の大幅削減。

柔軟な FPGA ファブリック

FPGA ロジック・ファブリックを使用して、カスタム IP のほか、インテルまたはインテルのパートナーが提供するコンフィグレーション済みの標準 IP をデザインに実装することで、システムの差別化を図ることができます。これにより、以下のことが可能になります。

  • 各種インターフェイス / プロトコル規格および規格変更に素早く対応。
  • FPGA へのカスタム・ハードウェアの追加により、タイム・クリティカルなアルゴリズムの高速化や高い競争力を実現。
  • ASIC のような大掛かりなデザイン、検証、および NRE コストを必要とせずに、カスタム ARM* プロセッサーを迅速に展開。

アーキテクチャーの重要性

Cyclone® V SoC FPGA には多くのハード IP ブロックが統合されているため、システム全体のコスト削減、消費電力の低減、およびデザイン時間の短縮が可能です。SoC FPGA は単なるパーツの集合体ではありません。プロセッサーと FPGA システムの連携次第で、システムの性能、信頼性、および柔軟性が大きく左右されます。インテルの SoC FPGA は以下を目的に設計されています。

  • プロセッサー・ブートや FPGA コンフィグレーション・シーケンスの柔軟性、プロセッサーのリセットに対するシステムの反応、2 チップ・ソリューションの独立したメモリー・インターフェイスを維持。
  • 統合 ECC (エラー訂正コード) により、データの完全性と信頼性を確保。
  • 統合型メモリー保護ユニットにより、プロセッサーと FPGA で共有される DRAM メモリーを保護。
  • デバイス全体の卓越した可視性と制御性を提供するインテルの FPGA 対応デバッグ機能により、システムレベルのデバッグを実現。

すべての SoC FPGA が同じように作られているわけではなく、 アーキテクチャーが重要です

アプリケーションに適した SoC FPGA を選択するには、どうすればよいのでしょうか? その方法を解説するために、プロセッサーの専門家である Jim Turley 氏の短編ビデオシリーズなど膨大なリソースを用意しました。

アーキテクチャーの重要性

アプリケーションに最適な SoC FPGA を選択する方法を紹介します。

機能

Cyclone® V SoC FPGA のアーキテクチャー

Cyclone® V SoC FPGA は、強力なデュアルコア ARM* Cortex*-A9 MPCore* プロセッサーを中心に、豊富なペリフェラルとハード化されたメモリー・コントローラーを搭載しています。最大 110K LE (ロジックエレメント) の FPGA ファブリックは、100 Gbps を超える高速インターコネクト・バックボーンを介してハード・プロセッサー・システム (HPS) に接続されています。

デザインツール

インテル® Quartus® Prime 開発ソフトウェア

インテル® Quartus® Prime 開発ソフトウェア・スイートは、インテルの SoC FPGA を使用したデザインに必要な機能をすべて統合しており、 GUI とアイデアの実現を支援するテクノロジーを備えた完全な開発パッケージです。インテル® Quartus® Prime 開発ソフトウェアには、デザイン構築を容易にして生産性を向上させる以下のツールが含まれています。

  • インテル® FPGA SDK for OpenCL™ テクノロジー1
  • プラットフォーム・デザイナー (旧 Qsys)
  • システム・コンソール・デバッグ・ツールキット
  • トランシーバー・ツールキット
  • タイミング・アナライザー
  • 消費電力アナライザー

詳細

インテル® SoC FPGA エンベデッド開発スイート

インテル® SoC FPGA エンベデッド開発スイート (SoC EDS) を使用すれば、ファームウェアおよびソフトウェアの開発を今すぐ開始できます。この包括的なツールスイートには、以下が含まれています。

  • 開発ツール
  • ユーティリティー・プログラム
  • ランタイム・ソフトウェア
  • アプリケーション例

インテル® SoC EDS の中核を成すのは、ARM* Development Studio 5* (DS-5*) Intel® SoC FPGA Edition です。このツールキットは、ARM* DS-5* の先進的なマルチコアデバッグ機能と FPGA 対応性を兼ね備えており、チップ全体のデバッグにおける卓越した可視性と制御性を実現します。

詳細

エコシステム


インテル® SoC FPGA は、エンベデッド・ソフトウェア業界で広範にサポートされている ARM* プロセッサーをベースとしています。インテルとエコシステム・パートナー、そしてインテル® SoC FPGA のユーザー・コミュニティーが、SoC FPGA の開発ニーズに応える幅広い選択肢を提供します。

ドキュメントとサポート


インテル® Cyclone® V SoC FPGA のデザインに関する技術ドキュメント、ビデオ、トレーニング・コースをご用意しています。

免責事項

1

OpenCL™ および OpenCL ロゴは、Apple Inc. の商標であり、Khronos の許諾を得て使用されています。