Nios® II プロセッサー

Nios® II プロセッサーは、世界で最も汎用性に優れたプロセッサーであり (ガートナー調べ)、FPGA 業界で最も広く利用されているソフトコア・プロセッサーです。卓越した柔軟性を備えているため、コスト重視、リアルタイム制御、セーフティー・クリティカル (DO-254)、アプリケーション処理といったニーズを満たす上で最適です。Nios® II プロセッサーは、インテル® FPGA ファミリーおよび SoC ファミリーをすべてサポートしています。

ファミリー製品

インテルは高性能を達成するために、Nios® II/f 「高速 (fast)」プロセッサー・コアを特別に設計しました。

Nios® II/e 「エコノミー (economy)」 プロセッサー・コアは、最小限の FPGA ロジックとメモリーリソースで使用できるように設計されています。

最新情報

Nios® II プロセッサーと Nios® II エンベデッド・デザイン・スイートの最新情報を紹介します。

プロセッサー性能

DMIPS (Dhrystone 2.1 ベンチマーク) @ fMAX、デバイス別

デバイス Nios® II /e
エコノミー
Nios® II /f
高速
Cyclone® IV GX FPGA 
DMIPS at MHz (Dhrystones 2.1 ベンチマーク)

30 at
175 MHz

190 at
165 MHz
Cyclone® V GX FPGA 
DMIPS at MHz (Dhrystones 2.1 ベンチマーク)

33 at

220 MHz

192 at

170 MHz

Arria® V GX 
DMIPS at MHz (Dhrystones 2.1 ベンチマーク)

37.5 at

250MHz

226 at

200 MHz

インテル® Arria® 10 GX FPGA 
DMIPS at MHz (Dhrystones 2.1 ベンチマーク)

52.5 at

350 MHz

305 at

270MHz

Stratix®
(DMIPS at MHz (Dhrystone 2.1 ベンチマーク)
54 at
420 MHz
385 at
350 MHz

利点

Nios® II エンベデッド・プロセッサーは、最適なエンベデッド・ソリューションです。

Nios® II プロセッサーは、新しいデザインサイクル固有の要求に対応するために、完璧にフィットする CPU、汎用ペリフェラル、メモリー・インターフェイス、およびカスタム・ハードウェア・ペリフェラルを提供しており、ユーザーの必要に応じて驚異的な柔軟性を提供します。

Nios® II プロセッサーでは、製品寿命のすべての段階で以下のようなライフサイクル上の利点を提供することによって、製品利益を最大化できます。

組込み設計者は、インテルの Nios® II プロセッサーを使用することにより必要のない機能にコストをかけることなくアプリケーションに必要なプロセッサー、ペリフェラル、メモリー、およびインターフェイスの的確なセットの選択が可能となります。すなわち、Nios® II プロセッサーはコスト面で驚異的な柔軟性を提供します。

インテルの Nios® II プロセッサーは、消費電力の大きい高周波数の標準的なプロセッサーにコストをかけることなく、組込み設計に必要かつ最適な性能を実現するための柔軟性を提供します。

Nios® II プロセッサーのアーキテクチャーは、プロセッサーをホスト PC からリモートで制御するためのオンチップ・エミュレーション機能を提供する JTAG (Joint Test Action Group) デバッグモジュールをサポートします。

ハードウェア・アクセラレーターと同様に、カスタム命令でも、ソフトウェア・コードの一部をハードウェア機能に肩代わりさせることによって、システム性能の向上を図ることができます。

世界のほかのどのソフト・プロセッサーよりも多くのデザイナーによって使用されている Nios® II エンベデッド・プロセッサーは、FPGA 設計における業界の標準プロセッサーとしての位置を保っています。

機能

Nios® II プロセッサーの優れた汎用性

乗算およびバレルシフター

詳細

最大 256 個のカスタム・インストラクションと制限のないハードウェア・アクセラレーター

詳細

コントローラー当たり最大 32 の割り込み

詳細

512 バイトから 64 KB までのコンフィグレーションが可能

詳細

最大 DMIPS* (Dhrystone 2.1 ベンチマークを利用) / MHz を達成する 6 段パイプライン

詳細

デザインツール

Nios® II エンベデッド・デザイン・スイート (EDS) は、Nios® II ソフトウェア・デザイン用の包括的な開発パッケージです。

アプリケーション

アプリケーション

Nios® II プロセッサー
プロセッサー・コア

 

ベンダー

 

詳細

低消費電力およびコスト重視 Nios® II エコノミーコア インテル Nios® II エコノミー・プロセッサー・コアは、ロジックエレメント数を 600 LE に抑えたもので、マイクロコントローラー・アプリケーションに最適です。Nios® II エコノミー・プロセッサー・コア、ソフトウェア・ツール、およびデバイスドライバーは無償で提供されます。
リアルタイム制御 Nios® II 高速コア インテル

独自のハードウェア・リアルタイム機能できわめて確定的で、ジッターのないリアルタイム性能を実現

  • ベクター割り込みコントローラー
  • 密結合メモリー
  • カスタム・インストラクション
    (FPGA ハードウェアを使用して機能の高速化が可能)
  • 業界最先端のリアルタイム・オペレーティング・システム (RTOS) によるサポート
  • Nios® II プロセッサーは、DSP Builder for インテル® FPGA ベースのハードウェア・アクセラレーターとの併用により、確定的で高性能なリアルタイム処理を実現するために最適なリアルタイム・プロセッサーです。
アプリケーション処理 Nios® II 高速コア インテル Nios® II 高速プロセッサー・コアは、シンプルなコンフィグレーション・オプションにより、メモリー・マネジメント・ユニット (MMU) を使用してエンベデッド Linux* を実行できます。Nios® II プロセッサーは、オープンソース版 Linux* と商用版 Linux* の両方に対応しています。

インテル® FPGA エンベデッド・アライアンス

アプリケーション Nios® II プロセッサー・コア ベンダー 詳細
セーフティー・クリティカル Nios®II SC コア HCell Nios® II セーフティー・クリティカル (SC) プロセッサー・コアと、HCell 社が提供する DO-254 準拠デザインサービスを利用することで、デザインの DO-254 準拠が認証されます。

ロックステップ

デュアルコア

ロックステップ・ソリューション インテル Nios® II プロセッサーの柔軟性とロックステップ・テクノロジーは、機能安全規格 IEC 61508 および ISO 26262 に完全に準拠した安全関連集積回路の広い診断カバレッジ、セルフチェック、および高度診断機能を提供します。

エコシステム

エンベデッド IP スイート

Nios® II プロセッサー

無期限に使用するための Nios® II プロセッサーのライセンスファイルを取得するには、スタンドアロンの Nios® II プロセッサー IP コアライセンス (注文コード: IP-NIOS) を購入する必要があります。ライセンスを更新するには、1 年更新ライセンス (注文コード: IPR-NIOS) を取得してください。よく使用されるエンベデッド IP コアのライセンスを含めて価格を抑えたバンドル製品、エンベデッド IP スイート (注文コード: IPS-EMBEDDED) を購入することもできます。詳細は、インテルの販売代理店まで問い合わせるか、インテル® ソフトウェアの販売サポートページを参照してください。注文情報は、表 1 をご覧ください。

エンベデッド IP スイート

エンベデッド IP スイートは、インテルの最も活用されているエンベデッド IP コアとソフトウェアを組み合わせて価格を抑えたバンドル製品です。エンベデッド IP スイートは、Nios® II プロセッサー、DDR/DDR2/DDR3 メモリー・コントローラー、16550 互換 UART、トリプルスピード・イーサネットのインテル® FPGA IP を含む完全なイーサネット・ソリューションなど、組込み設計のためのあらゆる構成要素を備えています。エンベデッド IP スイートは $995 (米国販売価格) で提供します。個別購入の場合のコアとソフトウェアの合計価格は、$3,500 になります。詳細は、インテルの販売代理店まで問い合わせるか、インテル® ソフトウェアの販売サポートページを参照してください。


Nios® II プロセッサーの最新のアップデート、新機能、バグ修正、または技術サポートを入手するには、最新のライセンスが必要です。以下の情報を参照し、要件に合った Intellectual Property (IP) コアライセンスを選択してください。

スタートガイド

Nios® II プロセッサー向けに数多く提供されている低価格の評価キットまたは開発キットのいずれかを購入すれば、Nios® II プロセッサーによる開発をすぐに開始できます。

Nios® II プロセッサーを搭載したデザインを出荷するには、Nios® II プロセッサーのライセンスをご購入いただく必要があります。

FAQ

Nios® II プロセッサーに関する FAQ

よくある質問 (FAQ)

よくある質問

Nios® II エンベデッド・プロセッサー・ファミリーはインテルの第 2 世代ソフト・コア・エンベデッド・プロセッサー・ソリューションです。Nios® II プロセッサー・コアは、32 ビット RISC インストラクション・セット・アーキテクチャーのプロセッサーであり、インテルの主要な FPGA ファミリー用に最適化されています。詳細については、Nios® II プロセッサーのページを参照してください。

Nios® II プロセッサーは 3 種類のコアとして供給されます。3 種類のプロセッサー・コアは、システム性能のニーズとロジックエレメント (LE) の使用量のバランスを図りながら、高いデザイン柔軟性を提供します。これら 3 種類のコアは Nios® II 開発キットに含まれており、プラットフォーム・デザイナー・ツールでサポートされます。

 

Nios® II プロセッサー・ファミリーは、次の 3 種類のコアで構成されています。

Nios® II/f (高速: fast) – 最も高性能、FPGA の使用量は中程度

Nios® II/s (標準: standard) – 高性能、FPGA の使用量は fast より少ない

Nios® II/e (エコノミー: economy) – 中程度の性能、FPGA の使用量は最も少ない

HDL コード化された Intellectual Property (IP) コアとしてプロセッサーを実装すると、システムニーズに合わせてペリフェラル、性能、およびプロセッサーを選択し、最適なソリューションを実現することができます。ハードマクロの実装の場合は本質的には ASIC であるため、このような柔軟性は持てずに、最新のプロセス・テクノロジーから利益を受けるには時間がかかりすぎてしまいます。ソフト・コア・プロセッサーであれば、Stratix® FPGA または Cyclone® FPGA シリーズのような最新の FPGA テクノロジーに即座に移行することができます。また、標準的なマイクロプロセッサー・ベースのソリューションで直面しやすい陳腐化の問題に対して、Nios® II プロセッサー・ベースのソリューションは、ターゲットの変更が可能な HDL ベースのため陳腐化を防ぐことができます。

Nios® II プロセッサーは 32 ビット RISC インストラクション・セット・アーキテクチャー (ISA) を使用しているのに対し、Nios® プロセッサーは 16 ビット ISA です。Nios® II プロセッサーでは、計算性能が 4 倍と飛躍的に向上しながら FPGA リソースの使用量はさらに低減されており、第 1 世代の Nios® プロセッサー・コアを上回るレベルの効率と性能を達成しています。Nios® II プロセッサーは、特定の価格 (ロジック使用量) と性能の制約に的を絞って、事前に最適化された一連のコアを提供することにより、プロセッサーの選択についても単純化しています。

Nios® II プロセッサー・ファミリーは、汎用の 32 ビット・エンベデッド・マイクロプロセッサーを必要とする広範なアプリケーションで使用することができます。

Nios® II プロセッサーは、インテルのすべての SoC & FPGA 製品や、HardCopy ASIC でフルにサポートされています。

Nios® II プロセッサー IP ライセンスはロイヤルティー・フリーで無期限であるため、Nios® II プロセッサー IP コアのユーザーは特定のデザインやプロジェクトにおいて利用期間、実装数の制限なく Nios® II プロセッサーを使用することができます。Nios® II プロセッサー IP ライセンスには 1 年間のマイ・インテルでのサポートと機能アップデートが含まれます。新機能の入手については、マイ・インテルのサポートユーザーが保有する Nios® II プロセッサー IP ライセンスの ACDS バージョンが直近の 2 リリース以内でない場合、ライセンスを更新する必要があります。

いいえ。ASIC に最適化された Nios® II プロセッサーとして Nios® II DesignWare IP コアが Synopsys から提供されています。これは ASIC への移行に利用可能で、同社の DesignWare IP Suite に含まれます。詳細については、Synopsys へ直接お問い合わせください。

Nios® II エンベデッド・デザイン・スイート (EDS) は、Nios® II プロセッサー・ベースのマイクロコントローラーの作成や、Nios® II プロセッサー・システムのプログラミングのどちらにも利用可能な総合開発ツールです。

Nios® II エンベデッド・プロセッサーの主な利点として、マルチプロセッサー・システムがあります。FPGA ファブリックのリソース以外、プロセッサー・コア数の制約はありません。

マスターとスレーブのコンポーネント間相互通信には、Avalon® インターフェイス仕様を使用します。低レイテンシーのポイントツーポイント・インターフェイスとしては、シンプルな Avalon® Streaming (Avalon®-ST) インターフェイスがあります。プロセッサーのマスター側からペリフェラルのスレーブへのインターフェイスとしては、Avalon® Memory Mapped (Avalon®-MM) インターフェイスがあります。

システム・インターコネクトは、マスターとスレーブのコンポーネント間の接続に使用するロジックであり、 ブリッジ、マルチプレクサー、アービトレーション・コントローラーなどが挙げられます。システム・インターコネクトのロジックは Qsys によって自動生成され、マスターとスレーブのポートを効率的に接続します。 複数のマスターポートが同時に動作でき、システム性能が飛躍的に向上します。

 

Avalon® のシステム・インターコネクトは Qsys によって自動生成される独自の接続です。

Nios® II プロセッサー・ファミリーは、多くの最新の 32 ビット・プロセッサーで採用されている、次のような基本的なアーキテクチャーを提供します。

 

32 ビットのインストラクション・サイズ

32 ビットのデータおよびアドレスパス

32 個の汎用レジスター

32 個の外部割り込みソース

コンフィグレーション可能なインストラクション・キャッシュ

コンフィグレーション可能なデータキャッシュ

最大 256 のカスタム・インストラクションに対する全てのコアに共通なインターフェイス

カスタム・ペリフェラルの統合に共通のインターフェイス

カスタム・インストラクションは、CPU の論理演算ユニット (ALU) を強化するためにユーザーが追加するハードウェア・ブロックです。Nios® II プロセッサーはカスタム・インストラクションをサポートしており、性能目標を満たすようシステム・ハードウェアを調整できます。システムで使用されている Nios® II プロセッサー・コアごとに最大 256 個のカスタム・インストラクションを作成できます。 Nios® II プロセッサーのネイティブ・インストラクションと同様に、カスタム・インストラクション・ロジックは、最大 2 個のソースレジスターから値を取得して、(オプションで) 結果をデスティネーション・レジスターに書き込むことができます。

Nios® II プロセッサー・ソフトウェア開発ツールは、システム・ハードウェアに適応するようカスタマイズされた C/C++ ランタイム環境を自動的に生成します。Nios® II 統合開発環境 (IDE) もまた、カスタム・ファームウェア・ソリューションの開発中に「スターター」ファイルとして使用できるさまざまなソフトウェア・テンプレートを提供することにより、プロジェクトのセットアップ作業を簡素化します。

インテルは Nios® II エンベデッド・デザイン・スイート (EDS) によって、インストラクション・セット・シミュレーター (ISS) を介したデバッグ、またはシステム・ハードウェアに対する直接デバッグを行うことが可能な総合ソフトウェア・デバッグ・ソリューションを提供しています。ハードウェアでの Nios® II プロセッサー・システムの直接デバッグは、ハードウェア支援デバッグモジュールによって行うことが可能です。 この多機能のデバッグモジュールは、IDE 制御の下で実行の制御、メモリー参照/修正、ハードウェア・ブレークポイント、データトリガー、プロセッサー・トレースなどの各機能を提供します。

主要なエンベデッド・ソフトウェア・ツール・プロバイダーから、Nios® II プロセッサー・ファミリー用のオペレーティング・システム、ミドルウェア、ソフトウェア・ライブラリー、IDE、デバッガー、コベリフィケーション・ツールが提供されています。最新のエンベデッド・ソフトウェア・ツール・プロバイダー・リストを参照してください。

ドキュメントとサポート


MAX® II CPLD のデザインに関する技術ドキュメント、ビデオ、トレーニング・コースをご用意しています。