インテル® FPGA IP ポートフォリオ

アクセラレーション、 最適化、 差別化。

デザインのスケジュールを早めたり、性能を現在より向上させて製品を差別化する支援が必要であれば、そのために必要なソリューションをインテルが提供することが可能です。

インテル®とパートナーの IP ポートフォリオにより性能と生産性を最大化

インテル® FPGA IP ポートフォリオには、アプリケーションの性能と IP 戦略を補完するためのリファレンス・デザインとともに、独自に組み合わせたソフト IP コアとハード IP コアが含まれています。加えて、各種開発キットにより、1 枚のボードでさまざまなタイプのプラットフォームをテストできる柔軟性が得られます。 

インテル® IP は、ライセンスが簡単なインテル® FPGA IP の評価モード機能や、 カスタム IP コンフィグレーションを使用して、機能や性能をすぐにハードウェア検証できるハードウェア・テスト・プラットフォームを構築する、動的に生成されるデザイン例によって簡単に評価できます。いずれも、インテル® Quartus® Prime 開発ソフトウェアをダウンロードするだけですぐに利用可能です。

インテル® Quartus® Prime 開発ソフトウェア v18.0 の新機能

追加機能と強化機能

インテル® Quartus® Prime 開発ソフトウェア v18.0 には、インテル® FPGA Intellectual Property (IP) ポートフォリオへの新たな追加機能と強化機能が搭載されています。インテル® Stratix® 10 / インテル® Cyclone® 10 FPGA IP ポートフォリオは、インテル® Quartus® Prime 開発ソフトウェアでサポートされます。

PCI Express*

インテル® Stratix® 10 デバイスファミリー

  • PCI Express* (PCIe*) 向けインテル® Stratix® 10 L-タイル量産デバイス Gen3x16 ハード IP が PCI-SIG* に合格
  • PCI Express* Gen3 ソリューションが利用可能
    • メモリーマッピングおよびメモリー・マッピング・ダイレクト・メモリー・アクセス (DMA) インターフェイスのサポート (Gen3x16 まで)
    • シングルルート I/O 仮想化 (SR-IOV) (Gen3x16 まで) のダイナミック・デザイン例

外部メモリー・インターフェイス

インテル® Stratix® 10 デバイスファミリー

  • DDR3 SDRAM
    • ハード・プロセッサー・システム (HPS) と DDR3 SDRAM 間
  • DDR4 SDRAM
    • 3DS 対応 LRDIMM
    • Ping Pong PHY
    • HPS と DDR4 SDRAM 間
  • QDR
    • QDR IV XP
    • QDR II/II+/II+X
  • RLDRAM
  • 高帯域幅メモリー (HBM) 

インテル® Cyclone® 10 デバイスファミリー 

  • DDR3 SDRAM
  • LPDDR3 

JESD204B

インテル® Cyclone® 10 GX デバイスファミリー 

  • JESD204B (最大 8 レーン、6.25Gbps)

エンベデッド

デバイスサポート

インテル® FPGA デザイン・ソリューション・ネットワーク (DSN) のメンバーによるすべての IP について、デバイスサポート情報は、IP 検索ページを参照してください。 

インテル® FPGA IP の詳細については、IP カタログ (英語) および 、および DSN メンバーによる IP ソリューション・ポートフォリオを参照してください。

インテル® FPGA IP ポートフォリオのサポートはインテル® Quartus® Prime 開発ソフトウェアで利用できます。これには、SerialLite III、CPRI、RapidIO* などの追加 IP も含まれます。 

ドキュメントとサポート


ドキュメント、ビデオなどのリソースを提供しています。

IP 検索


テクノロジー、プロバイダー、またはエンドマーケットを指定して IP を検索します。