インテル® FPGA IP ポートフォリオ

アクセラレーション、 最適化、 差別化。

デザインのスケジュールを早めたり、性能を現在より向上させて製品を差別化する支援が必要であれば、そのために必要なソリューションをインテルが提供することが可能です。

インテルとパートナーの IP ポートフォリオにより性能と生産性を最大化

インテル® FPGA IP ポートフォリオには、アプリケーションの性能と IP 戦略を補完するためのリファレンス・デザインとともに、独自に組み合わせたソフト IP コアとハード IP コアが含まれています。加えて、各種開発キットにより、1 枚のボードでさまざまなタイプのプラットフォームをテストできる柔軟性が得られます。

インテル® IP は、ライセンスが簡単なインテル® FPGA IP の評価モード機能や、 カスタム IP コンフィグレーションを使用して、機能や性能をすぐにハードウェア検証できるハードウェア・テスト・プラットフォームを構築する、動的に生成されるデザイン例によって簡単に評価できます。いずれも、インテル® Quartus® Prime 開発ソフトウェアをダウンロードするだけですぐに利用可能です。

インテル® Quartus® Prime 開発ソフトウェア v18.1 の IP の新機能

新機能と強化機能

インテル® Quartus® Prime 開発ソフトウェア v18.1 は、インテル® FPGA Intellectual Property (IP) ポートフォリオで新機能と強化機能を備えています。

イーサネット

インテル® Stratix® 10 デバイスファミリー

インテル® Stratix® 10 FPGA L/H タイル・ソフト IP とそのデザイン例

  • 10GE / 25GE
    • FEC、PTP (1588) のダイナミック・コントロール
    • パーシャル・リコンフィグレーションのサポート
  • 40GE
    • パーシャル・リコンフィグレーションのサポート
  • 100GE MAC + PHY IP (–KR/CR および FEC 対応) のサポート
    • FEC のダイナミック
    • パーシャル・リコンフィグレーションのサポート
  • すべてのイーサネット IP に使用可能なリンク監視 / 解析デバッグツール

インテル® Stratix® 10 FPGA E タイル・ハード IP とそのデザイン例

  • 10GE / 25GE MAC + PHY IP (PTP (1588) 対応) のサポート
  • 100GE、R2 PHY (56 Gbs PAM4 トランシーバー x 2) 対応

 PCS 専用モード

  • イーサネット 10GE / 25GE / 100GE : 独自規格によるイーサネット MAC の使用が可能
  • FlexE 10GE / 25GE / 100GE : FlexE Muxes の使用が可能
  • OTN 10G (OTL3) / 100G (OTL4) : OTN コントローラーの使用が可能

PHY モード

  • ダイレクト PMA : 最大 28 Gbps の NRZ / 56 Gbps の PAM4
  • PMA : イーサネット 28 G / 112 G、32 G / 128 G ファイバーチャネル

インテル® Cyclone® 10 GX デバイスファミリー

SerialLite III IP

インテル® Stratix® 10 デバイスファミリー – E タイルの新規サポート

  • 24 レーン @ 17.4 Gbps
  • 12 レーン @ 25.781 Gbps
  • 4 レーン @ 28 Gbps

Interlaken

インテル® Stratix® 10 デバイスファミリー – E タイルの新規サポート
  • 最大 300 Gbps の帯域幅をサポート
    • 25 Gbps (NRZ) x 12
    • 53.125 G (PAM4) x 6

ドキュメントとサポート


ドキュメント、ビデオなどのリソースを提供しています。

IP 検索


テクノロジー、プロバイダー、またはエンドマーケットを指定して IP を検索します。