インテル® Stratix® 10 FPGA

インテル® Stratix® 10 FPGA および SoC は、パフォーマンス、電力効率、密度、システム・インテグレーションにおいて革新的なアドバンテージをもたらします。 インテル® Stratix® 10 デバイスは、革命的なインテル® Hyperflex™ FPGA アーキテクチャーを採用し、インテルの特許取得済み Embedded Multi-Die Interconnect Bridge (EMIB) テクノロジー、Advanced Interface Bus (AIB)、およびチップレットの拡大するポートフォリオを組み込んでおり、前世代のハイパフォーマンス FPGA と比べてパフォーマンスが最大 2 倍向上します。1

ファミリー製品

インテル® Stratix® 10 GX FPGA

インテル® Stratix® 10 GX FPGA は、最大 10 TFLOPS の浮動小数点演算能力と、チップ - モジュール間アプリケーション、チップ間アプリケーション、およびバックボーン・アプリケーション向けの最大 28.3 Gbps トランシーバー・サポートを備えた高スループット・システムの高性能要求を満たすことを目的として設計されています。

詳細

Stratix 10 GX 製品一覧

インテル® Stratix® 10 SX SoC FPGA

インテル® Stratix® 10 SX SoC FPGA は、インテル® Stratix® 10 GX デバイスのすべての機能に加え、あらゆる集積度で利用可能な 64 ビット・クアッドコア ARM* Cortex*-A53 プロセッサーを搭載したハード・プロセッサー・システムが特長です。

詳細

Stratix 10 SX 製品一覧

インテル® Stratix® 10 TX FPGA

インテル® Stratix® 10 TX FPGA は、H および E トランシーバー・タイルを組み合わせて業界で最も進んだトランシーバー機能を提供します。E タイルはデュアルモード・トランシーバーの機能を提供し、1 つのトランシーバー・チャネルを最大 56 Gbps (PAM4 モードの場合)、または最大 28.9 Gbps (NRZ モードの場合) で動作できるようにします。インテル® Stratix® 10 TX FPGA はまた、Stratix® GX & SX バージョンのその他のブレークスルー・イノベーションもサポートしています。

詳細

Stratix 10 TX 製品一覧

インテル® Stratix® 10 MX FPGA

インテル® Stratix® 10 MX FPGA は、パッケージ内に 3D スタック高帯域幅メモリー 2 (HBM2) を収容してインテル® Stratix® 10 FPGA & SoC のプログラム可能性と柔軟性を両立しています。インテル® Stratix® 10 MX FPGA は H および E トランシーバー・タイルの両方をサポートします。

詳細

Stratix 10 MX 製品一覧

インテル® Stratix® 10 DX FPGA

インテル® Stratix® 10 DX FPGA は、インテル® ウルトラ・パス・インターコネクト (インテル® UPI) をサポートする初の FPGA デバイスです。将来的には一部のインテル Xeon® スケーラブル・プロセッサーに直接コヒーレント接続できます。最大 x16 構成で 16 GT/s の PCIe* Gen 4 インターフェイスと、一部のインテル® Optane™ DC パーシステント・メモリーをサポートする新しいメモリー・コントローラーが搭載されています。

詳細

Stratix 10 DX 製品一覧

インテル® Stratix® 10 NX FPGA

高帯域幅、低レイテンシー人工知能 (AI) アクセラレーション・アプリケーション向けに 最適化された FPGA。インテル® Stratix® 10 NX FPGA は、標準的なインテル® Stratix® 10 FPGA DSP ブロックと比べて最大 15 倍以上の INT82 スループットと、 AI に最適化されたコンピューティング・ブロック、3D スタック HBM 高帯域幅 DRAM、最大 57.8G の PAM4トランシーバーを備え、高速な AI コンピューティング・ソリューションを提供します。

詳細

ファミリー製品一覧

 

インテル® Stratix® 10 GX FPGA

インテル® Stratix® 10 SX SoC FPGA

インテル® Stratix® 10 TX FPGA

インテル® Stratix® 10 MX FPGA

インテル® Stratix® 10 DX
FPGA

インテル® Stratix® 10 NX FPGA

ロジック容量 (KLE)

378 ~ 10,200

378 ~ 2,073

378 ~ 2,753

1,679 ~ 2,073

1,325 ~ 2,753

1,679 ~ 2,073

Arm® Cortex® - A53 (HPS)

-

オプション

-

オプション

-
メモリーサポート

DDR4 / その他

DDR4 / その他

DDR4 / その他

DDR4 / その他

HBM2 最大 16 GB

DDR4 / その他

HBM2 最大 8 GB

インテル® Optane® DC パーシステント・メモリー

DDR4 / その他

HBM2 (最大 16GB)

最大トランシーバー・データ・レート

NRZ / PAM4

28.3 Gbps / NA

28.3 Gbps / NA

28.9 Gbps / 57.8 Gbps

28.9 Gbps/57.8 Gbps

28.9 Gbps/57.8 Gbps

28.9 Gbps/ 57.8 Gbps
PCIExpress

PCIe* Gen3x16*

PCIe* Gen3x16*

PCIe* Gen3x16*

PCIe* Gen3x16*

PCIe* Gen4x16**

PCIe* Gen3x16

PCIe* Gen4x16*

UPI - - - - -
AI テンソルブロック - - - - -
PCIe* Gen3x16 対応 *ハード IP; PCIe* Gen4x16 対応 **ハード IP。

利点

インテル® Stratix® 10 デバイスは、ワイヤーライン / ワイヤレス通信、コンピューティング、ストレージ、防衛機器、放送機器、医療機器、テスト & 計測機器のエンドマーケットにおける次世代高性能システムの設計課題に対処します。

最大 2 倍のコア・パフォーマンス1

画期的なインテル® Hyperflex™ FPGA アーキテクチャーは、コア性能を最大 2 倍に引き上げます。1インテル® Stratix® 10 ファミリーを使用すると、最大 8.6 TFLOPS の単精度浮動小数点 DSP パフォーマンスと最大 100 GbE インターフェイス x 20 による高レベルのパフォーマンスを引き出すことができます。

前世代の FPGA と比べ、最大 7 倍のトランシーバー帯域幅1

単一のデバイスに最大 144 個のトランシーバーを搭載し、帯域幅の障壁を解消します。PAM-4 で最大 57.8 Gbps、NRZ で 28.9 Gbps のデータレートが可能です。最大 287.5 Gbps の DDR4 メモリー帯域幅。最大 512 Gbps の HBM2 メモリー帯域幅。PCI Express* のハード IP およびソフト IP は、レーン当たり最大 Gen4 x16 をサポート (16 GT/s)。11.2 GT/s で最大 20 レーンのインテル® ウルトラ・パス・インターコネクト (インテル® UPI) ハード IP で、将来の一部のインテル® Xeon® スケーラブル・プロセッサーに直接キャッシュ・コヒーレント接続。

パッケージ内に最大 16 GB の HBM2 メモリーを搭載

280 万個の LE と、トランシーバーや、HBM2 などのその他の先進的コンポーネントを含むヘテロジニアス 3D SiP ソリューションを搭載した最大のモノリシック FPGA デバイスによって、高度なシステム・インテグレーションを実現します。その他のシステムサポートには、標準外部メモリーやインテル® Optane™ メモリー製品があります。インテル® Stratix® 10 SoC には、最大 1.35 GHz の 64 ビット・クアッドコア ARM* Cortex-A53、ハード化したペリフェラル、および FPGA ファブリックに 30 Gbps で直接接続する高帯域幅インターフェイスも搭載されています。

AI アプリケーション向け最大 15 倍の INT82 スループット

インテル® Stratix® 10 NX FPGA により、AI Tensor ブロックと呼ばれる AI に 最適化された新しいタイプのブロックを組み込みました。AI Tensor ブロックは、AI コンピューティングで使用される一般的な行列積またはベクトル行列積向けにチューニングされ、小行列でも大行列でも効率的に動作するように設計されています。 1 つの AI Tensor ブロックで標準的なインテル® Stratix® 10 FPGA DSP ブロックの最大 15 倍の INT82 スループットを実現します。

機能

インテル® Hyperflex™ FPGA アーキテクチャー

インテル® Stratix® 10 FPGA & SoC は、次世代システムが直面する種々の課題に取り組むための新しいインテル® Hyperflex™ FPGA アーキテクチャーを備えています。このアーキテクチャーにより、前世代のハイエンド FPGA の 2 倍のクロック周波数性能と最大 70 % の消費電力削減を実現します。1

詳細

ヘテロジニアス 3D インテグレーション

インテル® Stratix® 10 FPGA & SoC は、ヘテロジニアス 3D システムインパッケージ (SiP) インテグレーション・テクノロジーにより、1 つのパッケージでモノリシック FPGA コア・ファブリックを 3D SiP トランシーバー・タイルなどの高度なコンポーネントと統合します。

詳細

トランシーバー

インテル® Stratix® 10 FPGA & SoC は、革新的なヘテロジニアス 3D システムインパッケージ (SiP) トランシーバーの導入により、トランシーバー・テクノロジーの新しい時代の扉を開きます。

詳細

外部メモリー・インターフェイス

インテル® Stratix® 10 デバイスは、シリアル / パラレル・インターフェイス、一部のインテル® Optane™ DC パーシステント・メモリーを含むメモリー・インターフェイス・サポートを提供します。

詳細

AI Tensor ブロック

インテル® Stratix® 10 NX FPGA により、AI Tensor ブロックと呼ばれる AI に 最適化された新しいタイプのブロックを組み込みました。AI Tensor ブロックは、AI コンピューティングで使用される一般的な行列積またはベクトル行列積向けにチューニングされ、小行列でも大行列でも効率的に動作するように設計されています。 1 つの AI Tensor ブロックで、標準的なインテル® Stratix® 10 FPGA DSP ブロックに比べて最大 15 倍の INT82 スループットを実現します。

詳細

DSP

インテル® Stratix® 10 デバイスでは、デジタル・シグナル・プロセシング (DSP) 設計によって、最大 8.6 TFLOPS の IEEE-754 単精度浮動小数点処理を実現できます。

詳細

CPU、ASIC、および ASSP へのインターコネクト

インテル® Stratix® 10 DX デバイスは、UPI と PCIe * Gen4 インターフェイスの両方に対応するハード / ソフト IP ブロックにより、データセンター、ネットワーキング、クラウド・コンピューティング、計装市場で使われるアプリケーションを高速化します。

詳細

ハード・プロセッサー・システム

インテルの SoC 分野でのリーダーシップを土台に構築されたインテル® Stratix® 10 SoC には、次世代ハード・プロセッサー・システム (HPS) が含まれており、業界屈指のパフォーマンスと電力効率の SoC を提供します。

詳細

インテル® Enpirion® 電源ソリューション

インテル® Enpirion® 電源ソリューションは、インテル® FPGA/CPLD/SoC 向けに開発され、検証済みの高周波 DC-DC 降圧コンバーターです。この堅牢で使いやすい電源モジュールは、これまで電源の構築に必要だったコンポーネントのほとんどすべてを統合したものであり、ボード面積の削減と設計プロセスの簡素化を実現します。

詳細

デザインツール

対応するデザインツールが、ハイエンドの FPGA 設計において、高性能、高いロジック使用率、短いコンパイル時間を提供します。

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションは、インテル® Stratix® 10 FPGA、インテル® Arria® 10 FPGA、インテル® Cyclone® 10 GX FPGA デバイスファミリーなどの次世代 FPGA と SoC の先進的な機能をサポートするように最適化されています。

詳細

アプリケーション

ASIC プロトタイピング

モノリシック FPGA ファブリックを使用してデザイン・パーティショニングの複雑さを軽減することにより、生産性を向上。

詳細

サイバー・セキュリティー

900 MHz を超える fMAX により、サポートされているすべてのプロトコルをラインレートでモニタリング可能。

詳細

データセンターの高速化

将来の一部のインテル® Xeon® スケーラブル・プロセッサーおよび PCIe Gen4 x16 への直接コヒーレント接続が可能な UPI とインテル® Hyperflex™ FPGA アーキテクチャー、構成可能な DSP エンジン、AI テンソルブロックにより、アルゴリズム・スループットにおけるブレークスルーを実現します。

詳細

ワイヤーライン通信

インテル® Hyperflex™ FPGA アーキテクチャーを使用し、400 G イーサネットを可能にする 700 MHz を超える fMAX。

詳細

レーダー

最大 8.6 TFLOPS の IEEE 754 に準拠する単精度浮動小数点パフォーマンスが、数分の 1 の消費電力で GPU クラスのパフォーマンスを実現。

詳細

OTN / データセンター・インターコネクト

ヘテロジニアス 3D システムインパッケージ (SiP) によるトランシーバー・タイルの統合が、30G バックプレーンのサポートと 57.8 Gbps / 28.9 Gbps への経路を実現。

詳細

ビデオ

インテル® Stratix® 10 デバイスのデモビデオ

Introduction to Intel® Stratix® 10 DX FPGAs

高帯域幅および進化を続けるデータセンターの要件を実現する、インテル® Stratix® 10 DX FPGA がリリースされました。インテル® ウルトラ・パス・インターコネクト (インテル® UPI)、PCIe* Gen4 x16、一部のインテル® Optane™ DC パーシステント・メモリー DIMM をサポートする初の FPGA です。

詳細はこちらのビデオをご覧ください。

Intel® Stratix® 10 DX Features Demo: Intel® Ultra Path Interconnect (Intel® UPI), PCIe* Gen4 x16, Intel® Optane™ DC Persistent Memory

ラボのインテルエンジニアから、インテル® Stratix® 10 DX FPGA の主な 3 つの新機能について学びます。インテル® ウルトラ・パス・インターコネクト (インテル® UPI)、PCIe* Gen4 x16、およびインテル® Optane™ DC パーシステント・メモリー DIMM の 3 つです。

詳細はこちらのビデオをご覧ください。

58G PAM-4 Transceivers

マックスポンダー / トランスポンダー・システム、光スイッチ、5G ネットワークのような膨大な I/O スループットを必要とするアプリケーションには、インテル® Stratix® 10 TX FPGA に搭載された 58G PAM-4 トランシーバー I/O のパフォーマンスが不可欠です。

デモを見る

PCIe* Gen3 - DDR4 SDRA 間 DMA 転送

インテル® Stratix® 10 デバイスは、PCIe* とメモリー・コントローラーのハード IP ブロックを搭載しています。Avalon® Memory Mapped 機能と Direct Memory Access 機能を組み合わせることで、高性能のリファレンス・デザインを作成できます。

詳細

ドキュメントとサポート


インテル® Stratix® 10 デバイスに関する技術ドキュメント、ビデオ、トレーニング・コースを用意しています。

インテル® FPGA ニュースメール

インテル® FPGA に関する製品、テクノロジー、ニュース、イベントなどを含む最新情報をニュースメールでお届けします。

18 歳以上であることを確認し、インテルがマーケティング関連の電子メールまたは電話でご連絡することを同意した上で、このフォームを送信してください。いつでも登録を解除することができます。インテルのウェブサイトおよびインテルによるコミュニケーションは、インテルのプライバシー通知および利用規約が適用されます。

18 歳以上であることを確認し、インテルがマーケティング関連の電子メールまたは電話でご連絡することを同意した上で、このフォームを送信してください。いつでも登録を解除することができます。インテルのウェブサイトおよびインテルによるコミュニケーションは、インテルのプライバシー通知および利用規約が適用されます。

インテル® FPGA ニュースメール

インテル® FPGA に関する製品、テクノロジー、ニュース、イベントなどを含む最新情報をニュースメールでお届けします。

18 歳以上であることを確認し、インテルがマーケティング関連の電子メールまたは電話でご連絡することを同意した上で、このフォームを送信してください。いつでも登録を解除することができます。インテルのウェブサイトおよびインテルによるコミュニケーションは、インテルのプライバシー通知および利用規約が適用されます。

18 歳以上であることを確認し、インテルがマーケティング関連の電子メールまたは電話でご連絡することを同意した上で、このフォームを送信してください。いつでも登録を解除することができます。インテルのウェブサイトおよびインテルによるコミュニケーションは、インテルのプライバシー通知および利用規約が適用されます。

免責事項

1

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 16.1 早期ベータ版を使用して、Stratix® V FPGA とインテル® Stratix® 10 FPGA を比較。コア・ファブリック内の分散レジスターに関するインテル® Stratix® 10 FPGA アーキテクチャーの強化を活用するために、Hyper-Retiming、Hyper-Pipelining、Hyper-Optimization の 3 ステップの最適化プロセスを使用して Stratix® V FPGA デザインの最適化を行いました。デザインの分析には、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの Fast Forward Compile 性能調査ツールを使用しました。詳細については、インテル® HyperFlex™ FPGA アーキテクチャーの概要に関するホワイトペーパー (https://www.altera.co.jp/ja_JP/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs_j.pdf) を参照してください。実際にユーザーが達成できる性能は、適用されるデザイン最適化のレベルによって異なります。テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なる場合があります。購入を検討される場合は、ほかの情報も参考にして、パフォーマンスを総合的に評価することをお勧めします。性能やベンチマーク結果について、さらに詳しい情報をお知りになりたい場合は、http://www.intel.co.jp/benchmarks/ (英語) を参照してください。

2

インテル社内での推定値に基づいています。
テストは、特定のシステムでの個々のテストにおけるコンポーネントのパフォーマンスを測定します。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なります。システムやコンポーネント製品の購入を検討される場合は、ほかの情報や性能テストも参考にして、性能を総合的に評価してください。パフォーマンスおよびベンチマーク結果の詳細については、http://www.intel.co.jp/performance/ (英語) を参照してください。
インテル® テクノロジーを使用するには、対応するハードウェア、ソフトウェア、またはサービスの有効化が必要となる場合があります。
絶対的なセキュリティーを提供できる製品やコンポーネントはありません。
結果は推定 / シミュレートされています。コストと結果は状況によって変わります。
© Intel Corporation.Intel、インテル、それらのロゴ、およびその他のインテルのマークは、アメリカ合衆国および / またはその他の国における Intel Corporation またはその子会社の商標です。その他の社名、製品名などは、一般に各社の表示、商標または登録商標です。