インテル® Cyclone® 10 GX FPGA の機能

インテル® Cyclone® 10 GX FPGA は、高性能かつ低コストの FPGA です。インテル® Cyclone® 10 GX デバイスファミリーの機能と利点について詳しく紹介します。

アーキテクチャー

インテル® Cyclone® 10 GX FPGA では、シリコンダイ上で列 I/O 構造を採用しています。シリコンダイの左側には 12.5Gbps トランシーバーを配置し、 垂直方向の列には GPIO が 48 個の I/O バンクで構成されており、それぞれに高効率のメモリー・コントローラーと I/O PLL が配置されています。 また、各 GPIO バンクが LVDS ペアをサポートしています。各ペアは差動入力 / 出力バッファーを備えており、ペアごとに 1.4 Gbps の LVDS の方向を設定することができます。

DSP ブロック

浮動小数点モード (ハード IEEE-754 演算子)

DSP - ハード化された浮動小数点処理

インテル® Cyclone® 10 GX デバイスは、ハード化された浮動小数点演算子を備えることで、デジタル信号処理 (DSP) ブロックを強化しています。インテル® Cyclone® 10 GX FPGA の可変精度 DSP ブロックでは、画期的な浮動小数点性能を実現する新しい浮動小数点モードが導入されています。

インテル® Cyclone® 10 GX FPGA の DSP ブロックでは、標準精度固定小数点 (18 ビット固定小数点乗算器)、高精度固定小数点 (27 ビット固定小数点乗算器)、単精度浮動小数点の 3 つのモードを使用できるので、設計者は固定小数点演算から IEEE 754 に準拠した倍精度の浮動小数点演算までを必要とするさまざまなアルゴリズムを実装できます。ハード化された浮動小数点処理により、固定小数点と同様の性能と電力効率で、浮動小数点のアルゴリズムを実装できます。これは、消費電力、面積、集積度で妥協することなく、固定小数点の特長や機能を失うこともなく実現が可能となります。

外部メモリー・インターフェイス

インテル® Cyclone® 10 GX デバイスは、最大で 1,866 Mbps、72 ビット幅の DDR3 メモリー・インターフェイスに対応する効率的なアーキテクチャーを提供します。これにより、小型のモジュール式 I/O バンク構造内で、より高いシステム帯域幅をサポートしています。I/O は、既存および新しい外部メモリー規格のいずれに対しても、優れたパフォーマンスを発揮できるように設計されています。

前世代のインテル® Cyclone® FPGA と比べると、新しいアーキテクチャーとソリューションには次の利点があります。

  • コントローラー内およびコントローラーから PHY への事前収束済みタイミング
  • 容易なピン配置

新しいアーキテクチャーでは、キー・インターフェイス用のハード・メモリー・コントローラーとハード PHY を提供することにより、性能と柔軟性を最大限に高めています。

  • 新しいソリューションでは、複数のプロトコルに対応する、完全にハード化された外部メモリー・インターフェイスを提供しています。
  • デバイスは、I/O 列をデバイス周辺ではなく、コア・ロジック・ファブリック内に混在して備えています。
  • 1 つのハード Nios® II プロセッサー・ブロックが使用され、I/O カラム内のすべてのメモリー・インターフェイスのキャリブレーションを行います。
  • 各 I/O 列は、I/O バンクと呼ばれる I/O モジュールのグループで構成されます。
  • 各 I/O バンクには、専用の整数 PLL (IO_PLL)、ハード・メモリー・コントローラー、および遅延ロックループが含まれています。
  • PHY クロックツリーは前世代のインテル® Cyclone® デバイスよりも短くなっており、1 つの I/O バンクにのみ広がっています。

Single Event Upset (SEU)

SEU の緩和

SEU (Single event upset) は、宇宙放射線の影響により稀に発生する内部メモリーエレメントの予期せぬ状態変化です。この状態変化はソフトエラーと呼ばれ、デバイスが永久的に破損することはありません。

インテル® Cyclone® 10 GX FPGA は、独自の SEU 緩和機能を備えており、高信頼性を確保します。

  • Advanced SEU Detection (ASD) と訂正
    • 巡回冗長検査 (CRC) による、自動訂正付きエラー検出
    • センシティビティー・プロセシング
    • 階層タグ
  • フォルト・インジェクション
    • 設計の特性評価、テスト、改善に使用

トランシーバー (12.5 Gbps)

インテル® Cyclone® 10 GX デバイスは、チップ間アプリケーション向けの最先端の高速アナログ信号調整とクロック・データ・リカバリー技術手法が統合された、最大 12 個の低レイテンシー・トランシーバー・チャネルを提供します。

インテル® Cyclone® 10 GX デバイスは、チップ間通信向けに、トランシーバー I/O 当たり 12.5 Gbps の最大周波数を実現し、 低コストソリューションでも GigE Vision、USB 3.1、CoaXPress、Camera Link、DisplayPort* 1.3、HDMI* などの高レートのプロトコルに対応します。 さらに、インテル® Cyclone® 10 GX デバイスは、最大で 6.6 Gbps のデータレートで動作するバックプレーンをサポートしています。

デバイスの左側周辺部にトランシーバー I/O バンクの列アレイがあり、各バンクには 6 個のトランシーバー・チャネルがあります。 また、インテル® Cyclone® 10 GX デバイスには、外部のインテル® プロセッサーに接続するアプリケーションなどのために、PCI Express* Gen2 ハード IP ブロックが含まれています。

Nios® II プロセッサー

Nios® II プロセッサーは、世界で最も汎用性に優れたプロセッサーであり (ガートナー調べ)、FPGA 業界で広く利用されている無償利用可能なソフトコア・プロセッサーです。卓越した柔軟性を備えているため、コスト重視、リアルタイム、セーフティー・クリティカル (DO-254)、ASIC 最適化、アプリケーション処理といったニーズを満たす上で最適です。

Nios® II プロセッサー・ファミリーは、コンフィグレーション可能な 2 種類の 32 ビット・ハーバード・アーキテクチャー・コアで構成されています。

  • 高速 (/f core): 高い性能に最適化された 6 ステージのパイプライン、オプションのメモリー管理ユニット (MMU) またはメモリー保護ユニット (MPU)
  • エコノミー (/e core): 最小水準のサイズに最適化、無償提供 (ライセンス不要)

パフォーマンスの向上が求められていますか?その場合には、ハードウェア・アクセラレーションをご検討ください。ハードウェア・アクセラレーションを使用することで、システムのボトルネックとなっている C コードを切り出し FPGA 内でハードウェア化 (アクセラレーター) することで、システム性能を向上させることが可能となります。詳細は、Nios® II プロセッサーのウェブページで紹介しています。

無償のソフトウェア開発ツールの詳細については Nios® II プロセッサー・デザイン・ツールのウェブページを参照してください。

Nios® II プロセッサーに関するトレーニングについては、インテル® FPGA テクニカル・トレーニングのウェブページで説明しています。

Nios® II プロセッサーのパフォーマンス

注: Dhrystones 2.1 ベンチマーク (インテルの推定値)

タイプ パフォーマンス (fMAX 時の DMIPS)1
Nios® II/e エコノミー 52.5 (350 MHz)

Nios® II/f 高速
305 (270 MHz)

Nios® II プロセッサーのアプリケーション

アプリケーション Nios® II プロセッサー・コア ベンダー 詳細
低消費電力およびコスト重視 Nios® II エコノミーコア インテル Nios® II エコノミー・プロセッサー・コアは、ロジックエレメント数を 600 LE に抑えたもので、マイクロコントローラー・アプリケーションに最適です。Nios® II エコノミー・プロセッサー・コア、ソフトウェア・ツール、およびデバイスドライバーは無償で提供されます。
リアルタイム制御 Nios® II 高速コア インテル

独自のハードウェア・リアルタイム機能できわめて確定的で、ジッターのないリアルタイム性能を実現

  • ベクター割り込みコントローラー
  • 密結合メモリー
  • カスタム命令 (インストラクション)
    (FPGA ハードウェアを使用して機能の高速化が可能)
  • Linux* や Zephyr* などの業界最先端のリアルタイム・オペレーティング・システム (RTOS) によるサポート
  • Nios® II プロセッサーは、DSP Builder for インテル® FPGA ベースのハードウェア・アクセラレーターとの併用により、確定的で高性能なリアルタイム処理を実現するために最適なリアルタイム・プロセッサーです。
アプリケーション処理 Nios® II 高速コア インテル Nios® II 高速プロセッサー・コアは、シンプルなコンフィグレーション・オプションにより、メモリー・マネジメント・ユニット (MMU) を使用してエンベデッド Linux* を実行できます。Nios® II プロセッサーは、オープンソース版 Linux* と商用版 Linux* の両方に対応しています。
セーフティー・クリティカル処理 Nios®II SC コア HCELL セーフティー・クリティカル (SC) プロセッサー・コアと、HCell 社が提供する DO-254 準拠デザインサービスを利用することで、デザインの DO-254 準拠が認証されます。
ロックステップ・デュアルコア fRSmartComp IP Yogitech ロックステップ・ソリューションは、機能安全規格 IEC 61508 および ISO 26262 に完全に準拠した安全関連集積回路の広い診断カバレッジ、セルフチェック、および高度診断機能を提供します。また、このソリューションによって、開発が困難で、パフォーマンスの低下を招く診断ソフトウェアのテスト・ライブラリーの必要性が低減されます。

インテル® Cyclone® 10 GX FPGA の電力供給

インテル® Enpirion® 電源ソリューションにより、効率性を損なわずにインテル® Cyclone® 10 GX FPGA の性能を最大限に活用できます。 

インテル® Enpirion® 電源ソリューションは、サイズの小さい最先端のシリコンおよび磁気設計、高度なパッケージング、完全に検証済みの設計を特長とする効率性に優れた電源管理製品です。

インテル® Enpirion® シリーズの超コンパクトで効率的な PowerSoC は、インテル® Cyclone® 10 GX FPGA の電源要件をほぼ完全に満たします。インテル® Enpirion® PowerSoC には、インテル® Cyclone® 10 GX FPGA の電源レールに必要なほぼすべてのコンポーネントが統合されています。完全検証済みで使いやすい製品ファミリーであり、最大効率は 96% に達します†。設計者は、電源設計に費やす時間を節約でき、その分、独自の IP や FPGA のデザインに注力できます。

詳しくは、FPGA への電源供給に関するウェブページを参照してください。

認定と認証

インテル® Cyclone® 10 GX FPGA には、市販デバイスや産業用デバイス向けのさまざまなグレードがあります。 また、IEC 61508 に準拠した TUV 認証取得済みの機能安全パックの今後のリリースでもサポートされる予定であり、これにより開発時間と市場投入までの時間を短縮できます。

免責事項

1

テストは、特定のシステムでの個々のテストにおけるコンポーネントのパフォーマンスを測定します。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なります。システムやコンポーネント製品の購入を検討される場合は、ほかの情報や性能テストも参考にして、性能を総合的に評価してください。パフォーマンスおよびベンチマーク結果の詳細については、http://www.intel.com/performance/ (英語) を参照してください。