インテル® Arria® 10 のアーキテクチャー

インテル® Arria® 10 SoC: 強力なアーキテクチャー

インテル® Arria® 10 SoC FPGA は、プロセッサー、ペリフェラル、およびメモリー・インターフェイスで構成される ARM* ベースのハード・プロセッサー・システム (HPS) を、高帯域幅インターコネクト・バックボーンによって FPGA ファブリックと統合した製品です。これにより、ハード IP の性能および消費電力の低減とプログラマブル・ロジックの柔軟性という特長を兼ね備えます。TSMC の 20 nm プロセス・テクノロジーをベースにしたインテル® Arria® 10 SoC は、デュアルコア ARM* Cortex*-A9 MPCore* HPS と浮動小数点デジタル信号処理 (DSP) ブロックのハード化などの業界をリードするプログラマブル・ロジック・テクノロジーの組み合わせを提供します。  

インテル® Arria® 10 SoC の詳細 >>

20 nm FPGA & SoC

20 nm で高い性能を発揮する FPGA & SoC1

インテル® Arria® 10 FPGA は、一般公開されている OpenCores デザインの使用において、競合製品に比べ、1 スピードグレード分以上高速となる、最大 20 % の fMAX 性能の向上を実現しています。1 さらに、インテル® Arria® 10 ファミリーでは、最大 1.50 GHz のクロックスピードを実現する、プログラマブル・ロジック業界唯一の 20 nm ARM* ベース SoC を提供しています。また、インテル® Arria® 10 ファミリーは、FPGA で初となるハード化された浮動小数点演算をサポートし、かつてないレベルの DSP 性能を実現しています。

インテル® Arria® 10 のコア性能の優位性とその実証方法の詳細 >>

トランシーバー

高帯域幅、低レイテンシーのトランシーバーで信頼性の高い通信を実現

インテル® Arria® 10 FPGA & SoC のシリアル・トランシーバーは、高帯域幅、低レイテンシー、および低消費電力を実現し、高速通信システムの構築に役立ちます。2 ボードの各部にデータを送信する、バックプレーン全体のサーバーブレードにデータを配信する、データセンター内の次のシャーシにデータを移動する、または高度な光伝送ネットワークを通して世界各地にデータを伝送する、これらいずれの場合にも、インテル® Arria® 10 FPGA & SoC のトランシーバーは、多数のプロトコルをサポートし、信頼性の高い帯域幅を低コストで実現するための幅広い機能を提供します。  

インテル® Arria® 10 FPGA & SoC のトランシーバー・アプリケーション

インテル® Arria® 10 FPGA & SoC のトランシーバーは、特に以下のアプリケーションに適しています。

  • Remote Radio Head (RRH)
  • Nx100G データ伝送
  • サーバーのアクセラレーション
  • 4K ビデオ処理
  • 防衛用レーダー
  • その他の多数の高帯域幅アプリケーション

20 nm プロセス・テクノロジーに基づいて構築されたインテル® Arria® 10 FPGA & SoC は、3.3 Tbps を超える合計シリアル帯域幅を提供します。インテル® Arria® 10 GX デバイスは、短距離アプリケーション向けの 17.4 Gbps、長距離バックプレーン・サポートのために最大 12.5 Gbps で動作するチャネルを最大 96 個提供できます。さらに、インテル® Arria® 10 GT FPGA は、データレートが最大 25.78 Gbps のモノリシック・トランシーバーを提供し、ハイエンドの帯域幅性能をミッドレンジ・デバイスにもたらします。

インテル® Arria® 10 FPGA & SoC トランシーバーの特長

インテル® Arria® 10 FPGA & SoC のトランシーバーは、さまざまなリンクを処理し、エラーのないリンク動作を実現する、フル機能物理媒体接続 (PMA) やハード物理コーディング・サブレイヤー (PCS) などの汎用機能セットを備えています。また、専用 PCI Express* (PCIe*) ハード IP (HIP) ブロックが、PCIe* Gen1 / Gen2 / Gen3x8 をサポートするために完全にハード化されたプロトコルスタックを提供します。以下の図に、下の表に記載された利点を持つ高速シリアルリンクの実装に利用できる豊富な機能セットを示します。

機能 性能
チップ間データレート 125 Mbps ~ 17.4 Gbps (インテル® Arria® 10 GXデバイス)
125 Mbps ~ 25.78 Gbps (インテル® Arria® 10 GT デバイス)
バックプレーン・サポート 最大 12.5 Gbps のデータレートでバックプレーンを駆動
光モジュールのサポート SFP+ / SFP、XFP、CXP、QSFP / QSFP28、CFP / CFP2 / CFP4
ケーブルドライブのサポート SFP+ Direct Attach、PCIe* over cable、eSATA
送信側におけるプリエンファシス システムチャネルの損失を補償する 5 タップ送信プリエンファシスおよびデエンファシス
デュアルモード連続時間リニア・イコライザー (CTLE) システムチャネルの損失を補償する高ゲインおよび高データレート・モード・レシーバーのリニア・イコライゼーション
ディシジョン・フィードバック・イコライザー (DFE) クロストークのあるノイズの多い環境でバックプレーンのチャネル損失を補償する 11 の固定タップ DFE
可変ゲインアンプ (VGA) 入力ダイナミック・レンジを最大化するアンプ
アルテラ・デジタル・アダプティブ・パラメトリック・チューニング (ADAPT) CTLE、DFE、VGA ブロックなどのすべてのリンク・イコライゼーション・パラメーターを自動的に調整する完全デジタルのアダプティブ・エンジン。ユーザーロジックからの介入なしで最適なリンクマージンを提供します。
高精度シグナル・インテグリティー・キャリブレーション・エンジン (PreSICE) 電源投入時にすべてのトランシーバー・キャリブレーション・パラメーターを素早くキャリブレーションし、最適なシグナル・インテグリティ性能を実現するハード化されたキャリブレーション・コントローラー
ATX 送信 PLL 連続したチューニング範囲でさまざまな標準プロトコルと独自のプロトコルに対応する超低ジッター LC (インダクター-コンデンサー) 送信 PLL
CMU 送信 PLL リング・オシレーター・ベースのマルチ・レート・アプリケーション向け送信クロックソース
Fractional PLL (fPLL) オンボード水晶発振器に替わって使用されシステムコストを削減するオンチップのフラクショナル周波数シンセサイザー
デジタル補助されるハイブリッド・クロックデータ・リカバリー (CDR) 独立チャネル PLL による短いロック時間で、優れたジッタートレランスを実現

インテル® Quartus® Prime 開発ソフトウェアをダウンロードして、トランシーバー・デザインを今すぐ実装しましょう。

インテル® Arria® 10 FPGA トランシーバーのドキュメントを入手

DSP ブロック

DSP ブロックモード

以下に示す 3 つのDSP ブロックモードを使用して、固定小数点から倍精度の IEEE-754 準拠浮動小数点演算までを必要とするさまざまなアルゴリズムを実装できます。 

  • 浮動小数点モード
  • 標準精度モード
  • 高精度モード

インテル® Arria® 10 FPGA & SoC: ハード化された浮動小数点 DSP ブロック

インテルは、FPGA で初となるハード化された浮動小数点演算子を DSP ブロック内で提供し、可変精度 DSP ブロックをさらに強化します。インテル® Arria® 10 FPGA & SoC の可変精度 DSP ブロックでは、最大 1.5 TeraFLOPS の画期的な浮動小数点演算性能を提供する、新しい浮動小数点モードを導入します。

ハード化された IEEE 754 単精度浮動小数点 DSP (デジタル信号処理) ブロックをインテル® Arria® 10 FPGA & SoC に実装するという、アーキテクチャーの技術革新によって、最大処理速度 1.5 TFLOPS (Tera Floating-point Operations Per Second)、最大電力効率 40 GFLOPS/W を実現します。

設計者は、3 つのDSP ブロックモードを使用して、固定小数点から倍精度の IEEE-754 準拠浮動小数点演算までを必要とするさまざまなアルゴリズムを実装できます。ハード化された浮動小数点処理により、固定小数点と同様の性能と電力効率で、浮動小数点のアルゴリズムを実装できます。これは、消費電力、面積、集積度で妥協することなく、固定小数点の特長や機能を失うこともなく実現が可能となります。

インテル® Arria® 10 FPGA & SoC は、産業機器、ワイヤレスシステム、医療用画像処理、軍用レーダー、そして高性能コンピューティング、マシンラーニング、高精度レーダー、データセンター・アクセラレーション・アプリケーションなどの計算を多用するアプリケーションに最適です。 

浮動小数点モード

浮動小数点モードの単一の DSP ブロックは、IEEE-754 単精度浮動小数点乗算器と IEEE-754 単精度加算器を提供し、市場におけるあらゆる FPGA の中で最も高い浮動小数点演算性能を実現しています。このような浮動小数点演算子により、浮動小数点デザインは従来の固定小数点デザインと同様に設計でき、FPGA 設計者の負担を増加させることなく、浮動小数点の利点が提供されます。また、設計者は浮動小数点のまま設計することで、従来のようにアルゴリズムを固定小数点に変換して精度を検証するために何カ月も費やす必要がなくなります。

浮動小数点モードで提供される機能は以下のとおりです。

  • IEEE-754 単精度乗算器と IEEE-754 単精度加算器による最大 1.5 TFLOPS の性能 (上図参照)
    • 以下のような浮動小数点演算のサポート: AxB、A+C、A-C、AxB+C、AxB-C、Acc=AxB+Acc
    • 畳み込み、ドット積、その他の線形代数関数をサポートするベクトル演算
    • 高速フーリエ変換 (FFT) を使用した複素乗算

浮動小数点機能に加え、新しい可変精度ブロックには、次の機能が含まれます。

  • 高速 fMAX および消費電力削減を実現する内部パイプライン・レジスター
  • 108 入力、74 出力
  • プリアダーで 2 つの 18 ビット入力が使用可能な 18 x 19 乗算モード
  • 複雑なシリアル・フィルタリングに適した、任意に使用可能なセカンダリー・アキュムレーター (フィードバック・レジスター)
  • 2 つの独立した 18 x 19 乗算器
  • プリアダー機能の有無に関係なく使用可能な、内蔵 18 ビットまたは 28 ビット係数レジスターバンク

カスケードバス

すべてのモードで 64 ビット・アキュムレーターが利用でき、それぞれの可変精度 DSP ブロックには、 専用バスで複数のブロックをカスケード接続することにより高精度信号処理が実装可能になる 64 ビット・カスケードバスがあります。

この可変精度 DSP アーキテクチャーは下位互換性を維持しているため、 高精細ビデオ処理、デジタルアップ / ダウン変換、マルチ・レート・フィルタリングなどの既存の 18 ビット DSP アプリケーションを効率的にサポートできます。

ハード浮動小数点を利用する設計者の生産性向上を実現する完全なツールスイートを提供しており、それらのツールによって、モデルベース、C ベース、および HDL / IP ベースのデザインを始めることができます。

さらに高い浮動小数点演算性能が必要ですか?インテル® Arria® 10 のデザインは、シームレスなデザインとインテル® Stratix® 10 デバイスへのデバイス移行パスを提供し、最大 10 TFLOPS の性能を実現します。詳細については、正規販売代理店にお問い合わせください。

インテル® Arria® 10 FPGA の参照リンク

免責事項

1

テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なる場合があります。購入を検討される場合は、ほかの情報も参考にして、パフォーマンスを総合的に評価することをお勧めします。性能やベンチマーク結果について、さらに詳しい情報をお知りになりたい場合は、https://www.intel.co.jp/benchmarks (英語) を参照してください。

2

インテル® テクノロジーの機能と利点はシステム構成によって異なり、対応するハードウェアやソフトウェア、またはサービスの有効化が必要となる場合があります。実際の性能はシステム構成によって異なります。絶対的なセキュリティーを提供できるコンピューター・システムはありません。詳細については、各システムメーカーまたは販売店にお問い合わせいただくか、http://www.intel.co.jp/ を参照してください。