特にカスタムロジック方式のハードウェア・アクセラレーションは、ワイヤレスネットワーク、クラウド・サービス・プロバイダー、その他の企業が、急速に増加するパフォーマンス、低消費電力、総所有コスト低減のニーズに対応するのに役立ちます。例えば、広帯域のワイヤレスサービスでは、5G は限られたパワーバジェット内でより高いクロックレートを要求します。
初期段階では、ワイヤレス・エクイップメント向けのプログラマブル製品は、特にネットワークが進化し続ける中で、特定の機能を高速化するための固定ハードウェアよりも優れた設計上の利点を提供します。クラウド・データ・センターでは、カスタムロジックにより、ストレージやセキュリティなどの機能に関連するアルゴリズムを高速化できます。エッジおよび組込みアプリケーションは、AI 推論用アクセラレーションの恩恵を受ける可能性があります。アクセラレーションは、厳しいサーマルバジェット内で、最新の 8K 高解像度ビデオ規格への移行をサポートすることもできます。
ハードウェア設計の段階において、システム・アーキテクトは数種類のカスタム・ロジック・ソリューションの選択肢を有しています。FPGA、ストラクチャード ASIC、および ASIC はすべて、カスタム・ロジック・コンティニュアムの一部です。柔軟性、パフォーマンス、消費電力、総所有コストのニーズ、そして市場投入までの時間のバランスを取るために、アーキテクトはそれぞれの状況に最適なハードウェアタイプを選択する必要があります。
FPGA
Field Programmable Gate Array (FPGA) は、プログラム可能なハードウェア・ファブリックを搭載した集積回路です。FPGA 内部の回路は、多種多様な異なる機能を実装するよう設計されており、必要に応じてこれらの機能を実行するように再プログラムできます。その結果、FPGA は通常、柔軟性と市場投入までの時間の短さという観点で優れた選択肢となります。
FPGA は、顧客によりラボや現場において事前に接続設定もしくはプログラミングされます。これらは開発費 (NRE) コストを必要としないため、イノベーターは極めて短期間で市場に参入できます。このため、FPGA は変化の激しい環境下での差別化に対する最適な選択肢となります。
ASIC
新しい機能が成熟するにつれて、集積回路設計をハード化することは、より経済的で電力効率も向上する可能性があります。特定用途向け集積回路 (ASIC) は、特定の機能向けに構築され、量産されます。FPGA と異なり、再プログラムができないため、多額の NRE 投資が必要です。
標準的なセルベース ASIC では、集積回路のすべてのレイヤーをカスタマイズする必要があります。そのためには、意図した機能を設計する専門の設計チームおよびソフトウェアツールが必要であり、同時に、設計したものが製造可能でかつ良好な品質を確保することを確認するために、テスト容易化設計 (DFT) アーキテクチャーの開発に多大な投資を行う必要があります。
ストラクチャードASIC
ストラクチャード ASIC は、FPGA とセルベース ASIC 間の段階的ステップです。ストラクチャード ASIC は、ロジック、メモリー、I/O、トランシーバー、ハード・プロセッサー・システムを備えた共通のベースアレイから開始されます。設計者は、相互接続をカスタマイズするだけで、セルベース ASIC の設計フローに関わる多くのステップをスキップし、代わりに必要なカスタム機能の実装に集中できます。要するに、ストラクチャード ASIC は、FPGA と比較して、より低い単価で低消費電力を実現し、セルベース ASIC と比較して、より低い NRE で市場投入までの時間を短縮します。
何を、いつ選ぶか？
カスタム・ロジック・テクノロジー・ソリューションの選択を行うにあたり、設計者とシステム・アーキテクトは、柔軟性、パフォーマンス、消費電力、総所有コストと市場投入までの時間要求のバランスを取る必要があります。
パフォーマンスと消費電力
FPGA やストラクチャード ASIC デバイスと比較して、NRE 先行投資額は高く、設計サイクルが長くなりますが、ワットあたりのパフォーマンスを最大限高めるためには、セルベース ASIC が最適な選択となる可能性があります。また、この選択肢では、製品のライフサイクル中に再プログラミングやアルゴリズムの変更が必要ないことを前提としています。
開発コストと生産コスト
開発コストを重視するプロジェクトでは、ストラクチャード ASIC か FPGA のいずれかがおそらく最良の選択肢です。ASIC はユニットあたりの製造コストは最も低いのですが、NRE コストが最も高いため、このオプションは生産量の大幅増が予想される設計にのみ理にかなっていると考えられます。FPGA の設計では、一般的に先行投資的な NRE コストが不要で、数百から数十万個単位の生産量に適応可能です。ストラクチャード ASIC は、シンプルな設計フローとカスタマイズにより、類似のプロセスノードにおけるセルベース ASIC と比較して開発コストが低く、少量生産におけるコストと消費電力を削減する経済的なアプローチとなり得るものです。
市場投入までの期間
市場投入までの時間を何よりも重視するプロジェクトは、まず FPGA を検討すべきです。設計の複雑さにもよりますが、FPGA の設計には数週間から数カ月を要することがあります。ストラクチャード ASIC は複雑さに応じて 6 〜 9 カ月を要し、セルベース ASIC は 18 〜 24 カ月を要します。
移行パスの計画
カスタム・ロジック・ソリューションを導入する場合、プロトタイプ作成や初期生産から量産までのライフサイクルニーズに対応するため、あるタイプのカスタム・ロジック・テクノロジーから別のタイプへの移行パスを検討することが重要です。FPGA で開始された設計は、ストラクチャードまたはセルベース ASIC のいずれかでハード化が可能です。同様に、システムアーキテクトは、大規模なボリュームアップに対応するため、ストラクチャード ASIC からセルベース ASIC へと移行することが可能です。
ただし、あるタイプのハードウェアから別のタイプのハードウェアへの移行は、プリント基板 (PCB) だけでなく、Intellectual Property (IP)、およびプロセッサーや関連するソフトウェア開発にも変更が必要になる可能性があります。これらの変更は、移行に追加の時間とコストがかかります。
インテル® FPGA、ストラクチャード ASIC、およびセルベース ASIC
FPGA、ストラクチャード ASIC、セルベース ASIC の開発に複数のベンダーを使用すると、互換性や、ある開発プロセスから別の開発プロセスに設計を変換するという問題が発生するため、市場投入までの時間が長くなる可能性があります。
インテルは、カスタム・ロジック・ソリューションの完全なコンティニュアムを提供することで、移行を効率化し、潜在的なリワークを削減します。現在、設計者は、各プロジェクトや製品のライフサイクルを通じて、柔軟性、消費電力、パフォーマンス、コスト、市場投入までの時間などの要件を最適化するためのソリューションを選択できます。インテル® FPGA は、最高の柔軟性を備えた、迅速な市場投入を実現します。インテル® eASIC™ ストラクチャード ASIC は、セルベース ASIC よりも低い NRE と迅速な市場投入を実現しながら、消費電力とデバイスごとのコストを削減します。
この強化されたセレクションは、インテル® FPGA およびカスタム・パッケージ・ソリューションを活用した互換性のあるハードプロセッサーとセキュリティー・システムもサポートしています。このため、メーカーはコストのかかる PCB の再設計を回避できます。
インテル® FPGA
インテル® FPGA 製品は、定評のある Intel Agilex® やインテル® Stratix® シリーズなど、さまざまなファミリーに及びます。インテル® FPGA は、小さな電力エンベロープで高速に動作するように構築されており、システム・アーキテクトがパフォーマンス、消費電力、価格の制限を守りつつ、迅速な市場投入を実現するのを支援します。また、インテルの最新のストラクチャード ASIC と共通 IP を共有しているため、将来的にストラクチャード ASIC に移行する可能性のある設計の出発点として、これらの FPGA には優位性があります。
インテル® eASIC™ デバイス
インテル® eASIC™ デバイスは、FPGA と比較して消費電力とユニットあたりのコストが低く、またセルベース ASIC と比較して NRE が低く、市場投入までの時間が短くなるように設計されたストラクチャード ASIC です。
インテル® eASIC™ N5X は、Intel Agilex® FPGA から採用されたクアッドコア・ハード・プロセッサー・システムとセキュア・デバイス・マネージャーを初めて追加しています。
JESD204 ADC/DAC を含むインターフェイスと、10/25G イーサネットを含む接続プロトコルは、インテル® FPGA とインテル® eASIC™ N5X デバイスの両方で利用でき、設計の移行を容易にします。
インテル® easicopy™ デバイス
ストラクチャード ASIC からセルベース ASIC へのシームレスなパスを実現するインテル® easicopy™ デバイスにより、大量生産への移行が可能になります。これらのデバイスは、顧客の設計をスタンダード・セルのゲートで実装することで機能しますが、プロセッサー、セキュリティー、トランシーバー、IO IP の一部をストラクチャード ASIC ファミリーから流用します。
開発者向けツール
インテルは、ハードウェアに加えて、開発者向けツールとソフトウェアも提供しています。インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションなどの開発者向けツールは、FPGA デザインの開発期間とコストを削減するのに役立ちます。
インテル® eASIC™ eTools は、社内開発ツールや業界標準のサードパーティー製ツールを組み合わせて使用し、デザインの変換および検証用のフレームワークを提供します。これには、合成およびシミュレーション・ライブラリー、eASIC の機能を実装するための IP ラッパー、ならびにコード検証やサードパーティ製合成ツール、シミュレーション・ツールを実行するためのスクリプトが含まれます。インテル® Quartus® ソフトウェア・プラットフォーム・デザイナー は、ハード・プロセッサー・システム構成用に使用されます。DSP Builder for インテル® FPGA は、FPGA および eASIC™ ready RTL コードの出力も可能です。
インテルは、シリコンの多様なポートフォリオにより、システム・アーキテクトが驚くほどカスタマイズされたソリューションを設計することを可能にします。インテル® Xeon® プロセッサー、インテル® FPGA、ASIC、および新しいストラクチャード ASIC デバイスを提供できるのはインテルだけです。この品揃えを構成するカスタム・ロジック・コンティニュアムにより、市場投入までの時間、パフォーマンス、消費電力、コストに対するアーキテクト独自のニーズを満たすことが可能です。