MAX® V CPLD

低価格で低消費電力、オンチップという特徴を兼ね備えた MAX® V CPLD は、最高水準の市場価値 (バリュー) を提供します。独自の不揮発性アーキテクチャーを採用する MAX® V デバイスは、競合 CPLD に比べて総消費電力を最大 50% 低減しつつ、堅牢かつ最新の機能を提供します。

ファミリー製品

MAX® V のすべてのファミリー製品

すべてのデバイスタイプと仕様の比較を詳しくご紹介します。

概要表を見る

利点

CPLD が提供する優れた価値

MAX® V アーキテクチャーは、フラッシュ、RAM、オシレーター、フェーズ・ロック・ループなど、従来は外部機能だったコンポーネントを集積できるため、MAX® V デバイスをデザインに統合することによって、システムの総コストを低く抑えることができます。MAX® V CPLD は、面積当たりより多くの I/O とロジックを備えています。また、低コストのグリーンパッケージ技術を採用することで、最小 20 mm の小型パッケージを実現しています。

総消費電力を低減

MAX® V CPLD を使用することで、同等集積度の競合 CPLD に比べて、半分程度の総消費電力で堅牢かつ最新の機能を利用できます。

  • わずか 45 uW の低いスタティック消費電力でバッテリー持続時間を延長。
  • 単一電源 (Vcc コア電圧) で駆動できるため BOM (部品) コストの削減も可能。

信頼のある低コストのウエハー製造プロセスで製造される MAX® V CPLD は、実証済みのアーキテクチャーを採用すると同時に、次のような堅牢な機能を提供します。

  • インシステム・プログラミング (ISP): 動作中のデバイスに対してプログラミングが行えるため、システム全体の動作に影響を与えることなく、現場での更新が可能になります。
  • ユーザー・フラッシュ・メモリー (UFM): 重要なシステム情報を不揮発性メモリーに記憶できるエンベデッド・フラッシュ・メモリーです。
  • デジタル・フェーズ・ロック・ループ (DPLL): 周波数逓倍または位相シフトを必要とする設計を柔軟に実装できます。

使いやすい無償の開発ソフトウェア

MAX® V CPLD デバイスは、無償のインテル® Quartus® Prime 開発ソフトウェア・ライト・エディションからサポートされています。インテル® Quartus® Prime 開発ソフトウェアは、一層の生産性向上が図られており、シミュレーション、ボード立ち上げ、タイミング・クロージャーを迅速に行えます。また、このソフトウェア・リリースには新しいシステムレベル統合ツール「プラットフォーム・デザイナー」(Beta版)が付属しており、性能の向上を実現したほか、より高い抽象化レベルでの設計が可能になっています。

機能

MAX® V デバイスは、さまざまな分野の汎用デザインや、消費電力 / スペースの制約が厳しいデザインにも最適です。

デザインツール

MAX® V CPLD デバイスを利用する設計を始めるうえで役立つリソースを紹介します。

トレーニング

より深く学習したいユーザー向けに、オンラインまたはインストラクター主導のトレーニング・クラスを提供しています。

詳細

ダウンロード・ケーブル

MAX® V CPLD をプログラミングするためのダウンロード・ケーブルの詳細を確認できます。

詳細

インテル® Quartus® Prime 開発ソフトウェア

インテル® Quartus® Prime 開発ソフトウェアが、MAX® V CPLD を利用する設計をどのようにサポートするかを説明します。

 

詳細

MAX® V PowerPlay Early Power Estimator

MAX® V CPLD デザインの消費電力を見積もることができます。

詳細

インテル® Quartus® Prime 開発ソフトウェアの使用方法

プログラマブル・ロジックが初めての方や インテル® Quartus® Prime 開発ソフトウェアを使った経験がないユーザー向けに、 約 1 時間でプログラマブル・ロジックの設計を習得できるオンラインデモを提供します。

詳細

IP のウェブサイト

インテルとパートナー各社から標準的な IP コア・ファンクションが提供されています。IP コアは、インテルのデバイス向けに最適化されており、設計およびテスト時間を短縮できます。また、ライセンスの購入前に、シミュレーションやハードウェアでの評価が可能です。

詳細

デザイン例

CPLD で一般に実装される機能のデザイン例をダウンロードできます。

詳細

アプリケーション

I/O 拡張

I/O デコーディングを行い、別の標準デバイスで使用可能な I/O 機能を効率的に低コストで拡張します。

詳細

インターフェイス・ブリッジ

互換性のないデバイス間でバスプロトコルと電圧を可能な限り低コストで変換します。

詳細

電源管理

互換性のないデバイス間でバスプロトコルと電圧を可能な限り低コストで変換します。

詳細

コンフィグレーション / 初期化制御

ボード上のほかのデバイスのコンフィグレーションまたは初期化を制御します。

詳細

アナログ・コントロール

ボード上のほかのデバイスのコンフィグレーションまたは初期化を制御します。

詳細

ドキュメントとサポート

MAX® V CPLD のデザインに関する技術ドキュメント、ビデオ、トレーニング・コースをご用意しています。