低価格で低消費電力、オンチップという特徴を兼ね備えた MAX® V CPLD は、最高水準の市場価値 (バリュー) を提供します。独自の不揮発性アーキテクチャーを採用する MAX® V デバイスは、競合 CPLD に比べて総消費電力を最大 50% 低減しつつ、堅牢かつ最新の機能を提供します。
MAX® V アーキテクチャーは、フラッシュ、RAM、オシレーター、フェーズ・ロック・ループなど、従来は外部機能だったコンポーネントを集積できるため、MAX® V デバイスをデザインに統合することによって、システムの総コストを低く抑えることができます。MAX® V CPLD は、面積当たりより多くの I/O とロジックを備えています。また、低コストのグリーンパッケージ技術を採用することで、最小 20 mm の小型パッケージを実現しています。
MAX® V CPLD を使用することで、同等集積度の競合 CPLD に比べて、半分程度の総消費電力で堅牢かつ最新の機能を利用できます。
信頼のある低コストのウエハー製造プロセスで製造される MAX® V CPLD は、実証済みのアーキテクチャーを採用すると同時に、次のような堅牢な機能を提供します。
MAX® V CPLD デバイスは、無償のインテル® Quartus® Prime 開発ソフトウェア・ライト・エディションからサポートされています。インテル® Quartus® Prime 開発ソフトウェアは、一層の生産性向上が図られており、シミュレーション、ボード立ち上げ、タイミング・クロージャーを迅速に行えます。また、このソフトウェア・リリースには新しいシステムレベル統合ツール「プラットフォーム・デザイナー」（Beta版）が付属しており、性能の向上を実現したほか、より高い抽象化レベルでの設計が可能になっています。
MAX® V デバイスは、さまざまな分野の汎用デザインや、消費電力 / スペースの制約が厳しいデザインにも最適です。
MAX® V CPLD デバイスを利用する設計を始めるうえで役立つリソースを紹介します。
インテル® Quartus® Prime 開発ソフトウェアが、MAX® V CPLD を利用する設計をどのようにサポートするかを説明します。
プログラマブル・ロジックが初めての方や インテル® Quartus® Prime 開発ソフトウェアを使った経験がないユーザー向けに、 約 1 時間でプログラマブル・ロジックの設計を習得できるオンラインデモを提供します。
インテルとパートナー各社から標準的な IP コア・ファンクションが提供されています。IP コアは、インテルのデバイス向けに最適化されており、設計およびテスト時間を短縮できます。また、ライセンスの購入前に、シミュレーションやハードウェアでの評価が可能です。
MAX® V CPLD のデザインに関する技術ドキュメント、ビデオ、トレーニング・コースをご用意しています。