MAX® II CPLD の機能

MAX® II CPLD アーキテクチャーは、ほかの CPLD アーキテクチャーにはない 2 つの独自機能として、内蔵オシレーターと 8 K ビットの不揮発性ユーザー・フラッシュ・メモリーを搭載しています。

オシレーター

UFM ブロックおよびオシレーター

内蔵オシレーターは、4.40 MHz (標準出力) のクロックソースで UFM ブロック内に配置されています。内蔵オシレーターはコンポーネント数の削減だけではなく、システムの消費電力も低減します。例えば、ポータブル・メディア・プレーヤーのような産業機器および民生機器のアプリケーションでは、CPLD を常にパワーオンさせる必要がありません。これらのアプリケーションには、CPLD をほとんどパワーオフの状態に保持し、必要な時にだけパワーオンするデザインが望まれます。MAX® II CPLD がこのようなアプリケーションに最適な理由を以下に示します。

  • 内蔵オシレーターの使用によって、システムの制御がなくても、デバイスを自動パワーオン / パワーオフすることが可能です。
  • CPLD をパワーオフすると、電流消費は動作する入力信号に起因するリーク電流 (IDK) のみになります。消費電流はわずか 10 μA。従来のマクロセルベース CPLD の mA オーダーの消費電流と比較して、かなりの低消費電力です。
  • 堅牢なパワーシーケンスにより、MAX® II CPLD がシステムに影響を与えることなく、パワーオン / パワーオフできます。

オシレーターの技術情報に関しては、「MAX® II デバイス・ハンドブック」(PDF) の「MAX® II デバイスにおけるユーザー・フラッシュ・メモリーの使用」の章をご参照ください。また、altufm_osc メガファクションは Quartus® II 開発ソフトウェアに含まれます。

オシレーター・アプリケーション

オシレーター・アプリケーションについては、以下の資料を参照してください。

ユーザー・フラッシュ・メモリー

ユーザー・フラッシュ・メモリー (UFM) には、ユーザーがアクセス可能でプログラム可能な 8 K ビットの不揮発性フラッシュメモリーのブロックが搭載されており、シリアル EEPROM のようにユーザー定義のデータを保存できます。ユーザー・フラッシュ・メモリー・ブロックには、MAX® II CPLD 内のどのロジックエレメント (LE) からもアクセス可能です。ユーザー・フラッシュ・メモリー・ブロックは、以下の機能を備えています。

  • CPLD ロジックアレイまたは JTAG 回路へのインターフェイス
  • 不揮発性のデータ保存 (16 ビット長、全 8,192 ビット)
  • 2 つのセクターに分割されており、個別の消去、読み込み、書き込みが可能
  • 内蔵オシレーターは CPLD のロジックアレイも制御可能
  • オプションの自動インクリメント・アドレス機能
  • Quartus® II 開発ソフトウェアの自動化 GUI 機能によるプログラム可能なロジックアレイへのシリアル・インターフェイス。以下の業界標準プロトコルオプションを使用できます。
    • I2C
    • シリアル・ペリフェラル・インターフェイス (SPI)
    • パラレル
    • なし (インテルのシリアル・インターフェイスをデフォルトに)

最も標準的なアプリケーションとしては、暗号化キー、PCB シリアル係数、ファームウェアのリビジョン番号、あるいは ASIC、ASSP、アナログ・コンポーネント、マイクロプロセッサーやマイクロコントローラーを起動する初期化コードなどを保存するための UFM の利用が挙げられます。

 

ユーザー・フラッシュ・メモリーの技術情報に関しては、「MAX® II デバイス・ハンドブック」(PDF) の 「MAX® II デバイスにおけるユーザー・フラッシュ・メモリーの使用」 の章をご参照ください。JTAG 回路およびコアロジック付きの UFM インターフェイスは、デバイスへの複数の書き込み方法という柔軟性を提供します。例えば、シリアル・ペリフェラル・インターフェイス (SPI)、I2C、パラレルなど標準バスとのインターフェイスが必要な場合、Quartus® II ソフトウェアは GUI ベースのメガファンクションを通じて、自動的にインターフェイスを生成できます。

ユーザー・フラッシュ・メモリー (UFM) アプリケーション

MAX® II CPLD ファミリーは、画期的な新 CPLD アーキテクチャーをベースとする不揮発性のインスタントオン・プログラマブル・ロジック・ファミリーです。この新しいアーキテクチャーは、システムの消費電力、スペース、そしてコストの低減を可能にします。

  • MAX® II CPLD ファミリー (MAX® II、MAX® IIG、MAX® IIZ)
  • パッケージおよび I/O
  • スピードグレード
  • 工業用温度範囲のサポート
  • 機能
  • よくある質問

FPGA 製品および Look-Up Table (LUT) ベースのアーキテクチャーにおけるインテルのノウハウを活用しつつ、MAX® II CPLD のさまざまな利点を組み合わせることで、システムコストや消費電力の低減を可能にします。LUT ベースのアーキテクチャーは、I/O パッド数に対して最適化された小さなスペースの中で、最大限のロジック容量を提供します。

MAX® II CPLD は、より古い世代の FPGA、ASSP、および標準ロジックのデバイスに実装されていた各種アプリケーション向けに使用可能です。

アーキテクチャーおよびボード管理

MAX® II CPLD の機能一覧

機能 詳細
コストに最適化されたアーキテクチャー MAX® II CPLD は従来のマクロセルのコスト、スペース、そして消費電力の限界を打ち破る革新的な CPLD アーキテクチャーを備えています。
低消費電力 MAX® II CPLD は業界で最も低いダイナミック・パワーを実現した CPLD です。従来の MAX® CPLD 製品と比べても、10 分の 1 の消費電力で動作します。
MAX® II CPLD 独自の機能 MAX® II CPLD は、オンチップシリアルまたはパラレル不揮発性ストレージを実装する、ユーザーがアクセス可能な 8 K ビットのフラッシュメモリーを提供します。
リアルタイムのインシステム・プログラマビリティー (ISP) MAX® II CPLD により、ユーザーはデバイスの動作中にコンフィグレーション・フラッシュ・メモリーをアップデートすることができます。
I/O 機能 MAX® II CPLD は、LVTTL、LVCMOS、PCI などのさまざまなシングルエンド標準 I/O インターフェイス規格をサポートします。
提供するパッケージ 薄型クアッド・フラット・パック (TQFP)、1.0-mm ピッチの FineLine BGA (FBGA)、および 0.5-mm ピッチの Micro FineLine BGA (MBGA)。
パラレル・フラッシュ・ローダー MAX® II CPLD は、ディスクリート・フラッシュ・メモリー・デバイスなどの外部 JTAG 非準拠デバイスのコンフィグレーションが可能な JTAG ブロックを採用しています。
工業用温度範囲のサポート MAX® II CPLD は、さまざまな工業用アプリケーションやほかの温度に敏感なアプリケーションに要求される -40℃~ +100℃ (接合部) の工業用温度範囲仕様をサポートします。
拡張温度範囲のサポート MAX® II CPLD は、車載アプリケーションやほかの温度に敏感なアプリケーションをサポートするために、-40℃~ +125℃ (接合部) の拡張温度範囲仕様で提供されます。

MAX® II CPLD の参照リンク