インテル® eASIC™ N5X デバイス

今日の 5G ワイヤレス 、クラウドとストレージ、AI およびエッジ・アプリケーションにおけるイノベーションは、幅広く新たな機器を必要とし、もはや単一の機器で、すべてに対応することはできません。インテル® eASIC™ N5X デバイスは、FPGA と比較して、コア電力1とユニットコスト2を最大 50% 削減しカスタム・ロジックに革新的なソリューションを提供すると同時に、セルベースのASICと比較して、市場投入までの時間を短縮し、NRE コスト(開発費)を削減します3 4 。 

市場投入までの期間(TTM)、コスト、消費電力、容量、性能、柔軟性の要件など、個別の課題に合わせた機器を構築できる FPGA、ストラクチャード ASIC および ASIC を網羅する一連のカスタム・ロジックを可能にするのはインテルのみでしょう。

機能

低消費電力とパフォーマンスのバランス

インテルの革新的な設定技術により、FPGAと比較して消費電力 1 を最大50%削減したり、同じパワー・エンベロープで性能を向上させたりすることができます。使用していないデバイスリソースの電源を切ることで、静的消費電力を最小限に抑えることができ、消費電力をさらに削減することができます。

理想的な TCO

インテル® eASIC™ N5X の革新的な技術により、特定のロジックおよび IO 容量のダイサイズが削減され、FPGA と比較してユニットコストが削減されます。2 インテル® eASIC™ N5X デバイスは、NRE を大幅に削減し、同等のプロセス技術において、セルベースの ASIC の開発期間を半減させることができます。

FPGA の交換およびカスタム・パッケージ

インテル® eASIC™ パッケージのラインナップは、FPGA パッケージのフットプリントに密接にマッチするオプションを提供し、移行を簡素化して移行コストを削減します。小型フォームファクターのパッケージを使用して PCB フットプリントを最小化することで、さらなるコスト削減が可能です。

構成可能な eCell

インテルの革新的な eCell は、論理、演算またはフリップフロップとして構成できます。これにより、高性能ロジック、DSP または高度にパイプライン化されたデザインの組み合わせのために、デザインごとにプラットフォームを最適化することができます。

トランシーバーと IO

インテル® eASIC™ N5X トランシーバーは、250MHz から 32.44Gbps までの連続レートで幅広い接続とネットワークのプロトコルをサポートするマルチプロトコルです。フレキシブル eIO ピンは、ネイティブで 1.0V ~ 1.8V の IO を、パッケージ・レベル・シフト内で、2.5V および 3.3V に対応しています。DDR4 インターフェイスは、2 つの IO バンク間ごとに統合されている PLL / DLL で最大 3200Mbps までのレートでサポートされています。

インテル® FPGA 互換プロセッサー・システムとセキュリティー

インテルの革新的なクアッドコア Arm® 64 ビット・ハード・プロセッサー・サブシステム (HPS) およびセキュア・デバイス・マネージャー (SDM) 5 は、インテル® Agilex™ FPGA から移植されており、製造から導入、機器の廃棄に至るまでの製品ライフサイクル全体を通じて、5G およびミリタリー・アプリケーションのセキュリティー要件に対応しています。これらのシステムにより、FPGA からインテル® eASIC™ N5X デバイスへの互換性のある移行が容易になります。

デザインフロー

インテル® eASIC™ デバイス eTools は、社内開発ツールや業界標準のサードパーティー製ツールを組み合わせて使用し、デザインの変換および検証用のフレームワークを提供します。これには、合成およびシミュレーション・ライブラリー、eASIC の機能を実装するための IP ラッパー、コード検証およびサードパーティ製合成ツール、シミュレーションツールを実行するためのスクリプトが含まれます。インテル® Quartus® ソフトウェア・プラットフォーム・デザイナー は、ハード・プロセッサー・システム構成用に使用されます。DSP Builder for インテル® FPGAs は、FPGA と eASIC 対応 RTL コードも出力できます。

インテル® eASIC® N5X デバイスの概要表

N5X007

 

N5X015

N5X024

N5X047

N5X088

eCells1 (M) / Logic Elements (M)

0.70

1.47

2.38

4.65

8.83

Equivalent ASIC gates (M)

7

1.5

2.4

4.7

8.8

M10K Memory

1752

3,684

6,004

11,780

22,372

M10K Memory (Mbits)

17.94

37.72

61.48

120.63

229.09

128b register file

12,488

26,180

42,560

82,992

157,640

128b register file (Mbits)

1.6

3.35

5.45

10.62

20.18

Secure device manager

Secure data manager AES-256/SHA-256 bitstream encryption/authentication, ECDSA 256/384 boot code authentication, anti-tamper protection, 3 independent user root keys.

Vendor authenticated boot (VAB), Secured data object storage (SDOS), Time and priority based key revocation.

Hard Processor System

Quad-core 64-bit Arm Cortex-A53 up to 1.5GHz, with 32 KB Instruction/Data cache, NEON coprocessor, 1 MB L2 cache, direct memory access (Direct Memory Access), system memory management unit, cache coherency unit, hard memory controllers for DDR4/LPDDR4/LPDDR4x, USB 2.0x2, 1G eMac* x3, UART x2, SPI (Serial Peripheral Interface) x4, I2C x5, general purpose timers x7, watchdog timer x4.

SoC IO EMIF* / Pin Mux / Dedicated

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

Max GPIO

416

560

682

682

1114

XCVR 32

16

24

32

64

80

インテル® eASIC™ N5X パッケージオプションの例

パッケージは、アプリケーション要件ごとにカスタマイズして、FPGA を置き換えたり、特定のアプリケーションの PCB フットプリントを削減したりできます。

 

 

N5X007

N5X015

N5X024

N5X047

N5X088

27x27

FC676, FC1085

Yes

       

29x29

FC780, FC1221

Yes

Yes

     

31x31

FC896

Yes

Yes

Yes

   

35x35

FC1152

Yes

Yes

Yes

   

40x40

FC1517

 

Yes

Yes

Yes

Yes

42.5x42.5

FC1760

   

Yes

Yes

Yes

45x45

FC1932

       

Yes

47.5x47.5

FC2205

   

 

 

Yes

50x50

FC2397

       

Yes

用途

ワイヤレス

  • 5G ラジオとスモールセル
  • フロントホール・ゲートウェイ
  • マイクロ波バックホール

人工知能 (AI)

  • 推論アプリケーション

クラウド

  • アクセラレーション
  • ストレージ

ビデオと放送

  • ビデオエンコード/ビデオデコード
  • ビデオ処理

軍事

  • レーダー
  • 通信保護
  • ガイダンスとコントロール

インテル® Enpirion® 電源ソリューション

インテル® Enpirion® 電源ソリューションは、インテル® FPGA/CPLD/SoC 向けに開発され、検証済みの高周波 DC-DC 降圧コンバーターです。この堅牢で使いやすい電源モジュールは、これまで電源の構築に必要だったコンポーネントのほとんどすべてを統合したものであり、ボード面積の削減と設計プロセスの簡素化を実現します。

詳細

免責事項

1

推定消費電力はインテルにより1月28日に予測されたものです。インテル® Agilex™ FPGA 用インテル® Quartus® Prime 開発ソフトウェア 20.3 および インテル® eASIC™ N5X デバイスのプリシリコン予測を使用して推定した消費電力。FPGA デバイスはインテル® Agilex™ FPGA AGF014、インテル® eASIC™ N5X デバイスは N5X047 です。使用されるロジックおよびメモリーのクロックレートは 500MHzで、トグルレートは両デバイスともにロジックが 33%、メモリーが 50% となります。

2

単価は、同じパッケージサイズを使用するインテル® FPGA およびインテル® eASIC™ デバイスに実装された同等のロジック、メモリー、I/O、トランシーバーに基づいています。

3

構造化 ASIC では事前定義されたベースアレイを使用し、マスクレイヤーのカスタマイズや設計手順が少ないため、標準セル ASIC と比較して NRE とエンジニアリングが抑えられています。

4

性能は、使用状況、構成、その他の要因によって異なります。詳細については、www.Intel.co.jp/PerformanceIndex を参照してください。

5

絶対的なセキュリティーを提供できる製品やコンポーネントはありません。