インテル® eASIC™ N5X デバイス

今日の 5G ワイヤレス 、クラウドとストレージ、AI およびエッジ・アプリケーションにおける新たなイノベーションには、新たな機器を幅広く取り揃える必要があり、もはや単一の機器で、すべてに対応することはできません。インテル® eASIC™ N5X デバイスはカスタム・ロジックに対して、FPGA と比較して消費電力1 を最大 50% 削減 、単価 2 を最大 50% 削減する革新的なソリューションを提供すると同時に、セルベース ASIC と比較して、市場投入までの時間を短縮し、NRE コスト (開発費) を削減します。3 4

市場投入までの期間 (TTM)、コスト、消費電力、容量、性能、柔軟性の要件など、特有の課題に合わせた機器を構築できる FPGA、ストラクチャード ASIC および ASIC から構成される完璧なカスタム・ロジック・コンティニュアムを提供できるのはインテルのみです。

インテル® eASIC™ N5X デバイスはカスタム・ロジックに対して、FPGA と比較して消費電力 

機能

低消費電力とパフォーマンスのバランス

インテルの革新的な VIA・コンフィグレーション・テクノロジーにより、FPGA と比較して消費電力  1 を最大50% 削減したり、同じパワー・エンベロープで性能を向上させたりすることができます。使用していないデバイスリソースの電源を遮断することで切、スタティック消費電力を最小限に抑えることができ、消費電力をさらに削減することができます。

TCO最適化

インテル® eASIC™ N5X の革新的な技術により、与えられたロジック規模および IO数 に対してダイサイズが縮小され、FPGA と比較して単価が最大 50 % 低減します。2 インテル® eASIC™ N5X デバイスは、NRE を大幅に削減し、同等のプロセス技術におけるセルベース ASIC の1/2の期間で開発を完了させることができます。

FPGA の置き換えおよびカスタム・パッケージ

インテル® eASIC™ パッケージ・オファリングは、FPGA パッケージのフットプリントにより適合したオプションを提供し、移行を簡素化して置き換えコストを削減します。小型フォームファクター・パッケージを使用して PCB のフットプリントを最小化することで、さらなるコスト削減が可能です。

コンフィグレーション可能な eCell

インテルの革新的な eCell は、論理、算術演算またはフリップフロップとして構成できます。これにより、高性能ロジック、DSP または高度にパイプライン化されたデザインの組み合わせに基づいて、デザインごとにプラットフォームを最適化することができます。

トランシーバーと IO

インテル® eASIC™ N5X トランシーバーは、250MHz から 32.44Gbps までの連続レートで幅広い接続性とネットワーキング・プロトコルをサポートするマルチプロトコルです。フレキシブル eIO ピンは、ネイティブで 1.0V ~ 1.8V の IOを、パッケージ内蔵レベルシフタを用いることで、2.5V および 3.3V に対応しています。DDR4 インターフェイスは、2 つの IO バンク毎に組み込まれているPLL / DLL により最大 3200Mbps までのレートをサポートします。

インテル® FPGA 互換プロセッサー・システムとセキュリティー

インテルの革新的なクアッドコア Arm® 64 ビット・ハード・プロセッサー・サブシステム (HPS) およびセキュア・デバイス・マネージャー (SDM)  5は、インテル® Agilex™ FPGA から移植されており、製造から導入、機器の廃棄に至るまでの製品ライフサイクル全体を通じて、5G およびミリタリー・アプリケーションのセキュリティー要件に対応しています。これらのシステムにより、FPGA からインテル® eASIC™ N5X デバイスへの互換性のある移行を容易にします。

デザインフロー

インテル® eASIC™  eTools は、社内開発ツールや業界標準のサードパーティー製ツールを組み合わせて使用し、デザインの変換および検証用のフレームワークを提供します。これには、論理合成およびシミュレーション・ライブラリー、eASIC の機能を実装するための IP ラッパー、コード検証およびサードパーティー製論理合成ツールとシミュレーションツールを実行するためのスクリプトが含まれます。インテル® Quartus® ソフトウェア・プラットフォーム・デザイナー は、ハード・プロセッサー・システム構成用に使用されます。DSP Builder for インテル® FPGA は、FPGA と eASIC ready RTL コードも出力できます。

インテル® eASIC® N5X デバイスの概要表

 

N5X007

N5X015

N5X024

N5X047

N5X088

eCell 1 数 (百万)  / ロジックエレメント数 (百万)

0.70

1.47

2.38

4.65

8.83

等価 ASIC ゲート数 (百万)

7

1.5

2.4

4.70

8.8

M10K メモリー数

1752

3,684

6,004

11,780

22,372

M10K メモリー容量(Mbit)

17.94

37.72

61.48

120.63

229.09

128b レジスターファイル

12,488

26,180

42,560

82,992

157,640

128b レジスターファイル容量 (Mbit)

1.6

3.35

5.45

10.62

20.18

セキュア・デバイス・マネージャー

セキュア・データ・マネージャー AES-256 / SHA-256 ビット・ストリームの暗号化 / 認証, ECDSA 256/384 ブート用コードの認証, 改ざん防止, 独立した 3 個のユーザー ルートキー

ベンダー認証済みブート (VAB)、保護されたデータ・オブジェクト・ストレージ (SDOS), 時間と優先度に基づいたキーの無効化

ハード・プロセッサー・システム

32KB 命令 / データキャッシュ搭載クアッドコア 64 ビット Arm* Cortex-A53* 最大 1.50GHz動作、NEON コプロセッサー、1MB L2 キャッシュ、ダイレクト・メモリー・アクセス(Direct Memory Access)、システムメモリー管理ユニット、キャッシュ・コヒーレンシー・ユニット、DDR4 / LPDDR4 / LPDDR4x 用ハード・メモリー・コントローラー、2 個の USB 2.0、3個の 1G eMac*、2 個の UART、4個の SPI(シリアル・ペリフェラル・インターフェイス)、5 個の I2C、7 個の汎用タイマー、4 個のウォッチドッグ・タイマー

SoC IO EMIF* / ピン MUX / 専用ピン

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

最大 GPIO

416

560

682

682

114

XCVR 32

16

24

32

64

80

インテル® eASIC™ N5Xのパッケージオプションの例

パッケージは、アプリケーションの要件に応じてカスタマイズして、FPGA を交換したり、特定のアプリケーションの PCB フットプリントを削減したりすることができます。

Body Size (mm)

Package

N5X007

N5X015

N5X024

N5X047

N5X088

27x27

FC676、 FC1085

       

29x29

FC780、FC1221

     

31x31

FC896

   

35x35

FC1152

   

40x40

FC1517

 

42.5x42.5

FC1760

   

45x45

FC1932

       

47.5x47.5

FC2205

   

 

 

50x50

FC2397

       

アプリケーション

ワイヤレス通信

  • 5G 無線とスモールセル
  • フロントホール・ゲートウェイ
  • マイクロ波バックホール

人工知能 (AI)

  • 推論アプリケーション

クラウド

  • アクセラレーション
  • ストレージ

ビデオと放送

  • ビデオエンコード / ビデオデコード
  • ビデオ処理

ミリタリー

  • レーダー
  • 通信保護
  • ガイダンスとコントロール

インテル® Enpirion® 電源ソリューション

インテル® Enpirion® 電源ソリューションは、インテル® FPGA/CPLD/SoC 向けに開発され、検証済みの高周波 DC-DC 降圧コンバーターです。この堅牢で使いやすい電源モジュールは、これまで電源の構築に必要だったコンポーネントのほとんどすべてを統合したものであり、ボード面積の削減と設計プロセスの簡素化を実現します。

詳細

免責事項

1

推定消費電力はインテルにより1月28日に予測されたものです。インテル® Agilex™ FPGA 用インテル® Quartus® Prime 開発ソフトウェア 20.3 および インテル® eASIC™ N5X デバイスのプリシリコン予測を使用して推定した消費電力。FPGA デバイスはインテル® Agilex™ FPGA AGF014、インテル® eASIC™ N5X デバイスは N5X047 です。使用されるロジックおよびメモリーのクロックレートは 500MHzで、トグルレートは両デバイスともにロジックが 33%、メモリーが 50% となります。

2

単価は、同じパッケージサイズを使用するインテル® FPGA およびインテル® eASIC™ デバイスに実装された同等のロジック、メモリー、I/O、トランシーバーに基づいています。

3

構造化 ASIC では事前定義されたベースアレイを使用し、マスクレイヤーのカスタマイズや設計手順が少ないため、標準セル ASIC と比較して NRE とエンジニアリングが抑えられています。

4

性能に関するテストに使用されるソフトウェアとワークロードは、性能がインテル® マイクロプロセッサー用に最適化されていることがあります。SYSmark* や MobileMark* などの性能テストは、特定のコンピューター・システム、コンポーネント、ソフトウェア、操作、機能に基づいて行ったものです。これらの要因のいずれかが変更されると、結果が異なることがあります。製品の購入を検討される場合は、ほかの製品と組み合わせた場合の本製品の性能など、ほかの情報や性能テストも参考にして、パフォーマンスを総合的に評価することをお勧めします。
詳細については、http://www.intel.co.jp/benchmarks/ (英語) を参照してください。

5

絶対的なセキュリティーを提供できる製品やコンポーネントはありません。