インテル® eASIC™ デバイスはストラクチャード ASIC です。これは FPGA とスタンダード・セル ASIC の中間に位置するテクノロジーで、FPGA に比べて低い単価と低い消費電力、スタンダード・セル ASIC に比べて迅速な市場投入と低コストの NRE (Non-Recurring Engineering: 非反復エンジニアリング) を実現します。インテル® eASIC™ デバイスは、ロジック、デジタル信号処理 (DSP)、I/O が大部分を占めるカスタムデバイスの迅速な導入を可能にします。現世代の製品は、最大 5,200 万の等価 ASIC ゲート、124 Mb のトゥルー・デュアル・ポート・メモリー、最大 28 Gbps のトランシーバー・データ・レートを備えています。

インテル® eASIC™ N3XS デバイス

  • 28 nm プロセス 
  • 最大 5,200 万の等価 ASIC ゲート
  • 最大 124 Mb のトゥルー・デュアル・ポート・メモリー
  • 最大 32 の 28 Gbps 高速トランシーバー
  • 最大 32 の 16.3 Gbps 高速トランシーバー 

インテル® eASIC™ N3X/N2X デバイス

  • 28/45 nm プロセス
  • 最大 500 万の等価ロジックゲート
  • 最大 15.049 Kb のトゥルー・デュアル・ポート・メモリー
  • 最大 18 の 12.5 Gbps 高速トランシーバー

インテル® easicopy™ デバイス

インテル® eASIC™ N2X デバイス、インテル® eASIC™ N3X デバイス、またはインテル® eASIC™ N3XS デバイスから単価の低いセルベースの ASIC へのシームレスで低リスクの移行を可能にします。

利点

消費電力と単価の低減

SRAM コンフィグレーション・ロジックを特許取得済みの単一 VIA カスタマイズ・テクノロジーに置き換え、未使用のデバイス構造を電源から遮断することで、FPGA に比べて単価と消費電力を低減できます。

市場投入時間の優位性

デザインフローの簡素化、わずか数層のマスクのカスタマイズ、および可能な場合はベースとなる FPGA デザインから PCB の変更がないことにより、従来の ASIC と比べて、市場投入までの時間やリードタイムを短縮できます。

高性能

ストラクチャード ASIC では、ロジック、メモリー、デジタル信号処理 (DSP)、高速メモリー・インターフェイス、高速トランシーバー (最大 28 Gbps) を組み合わせて、データプレーンやコントロール・プレーンなど高性能のアプリケーションを実現します。

幅広い IP サポート

インテルおよびサードパーティー・アライアンス・パートナーが提供する完全検証済みの eASIC 対応 IP コアが豊富にあります。

デザインフローの簡素化

インテル® eASIC™ デバイス eTools は、社内開発ツールや業界標準のサードパーティー・ツールを組み合わせて使用し、デザインの変換および検証用のフレームワークを提供します。

市場の広範適用性

インテル® eASIC™ デバイスは、5G ワイヤレス、ミリタリー、データセンター・アクセラレーション、コンピューティング、ストレージ、マシンラーニング推論、IoT、マシンビジョン、ビデオ・アプリケーションなど、エンドマーケットにおけるデータ負荷や I/O 負荷の高い幅広いアプリケーションに適用される低消費電力ソリューションを提供します。

ドキュメント

インテル® eASIC™ デバイスのドキュメントにアクセスするには、ログインする必要があります。

ドキュメントの閲覧

詳細情報

インテル® eASIC™ デバイスの 詳細については、インテルにお問い合わせください。

問い合わせる