インテル® インフラストラクチャー・プロセシング・ユニット (インテル® IPU) プラットフォーム F2000X-PL
高性能インテル® Agllex™ FPGA 搭載のクラウドおよびエンタープライズ・インフラストラクチャー・アクセラレーション・プラットフォーム。2 x 100GbE ネットワーク・インターフェイスと、Open Virtual Switch (OVS)、ストレージ、マイクロサービスベースのクラウド・アプリケーションなどをサポートする機能を備えています。
概要
- インテル® Agilex™ 7 F シリーズ FPGA およびインテル® Xeon® D プロセッサー搭載
- 2 x 100G の帯域幅、200G の暗号化ブロック
- PCIe 4.0 x 16 ホスト・インターフェイス
- FPGA からホスト CPU と Xeon® D プロセッサーの両方へ PCIe 4.0 x 16 インターフェイス
- フルハイト、3/4 レングス、シングルスロット PCIe フォームファクター
- インフラストラクチャー・プログラマー開発キット (IPDK)、データプレーン開発キット (DPDK)、およびストレージ・パフォーマンス開発キット (SPDK) によりプログラム可能
スタートガイド
ソリューション、生産準備の完了した COTS ボード、および開発ツールとインフラストラクチャーをご覧ください。
PU Platform F2000X-PL 向けのワークロード・デザインは、インテルおよび業界をリードするパートナーを通じて入手できます。
Open Virtual Switch (OVS)
完全な OVS オフロードとハードウェア・アクセラレーションによる高速パス
詳細情報およびデモのリクエストについては、セールス担当者へお問い合わせください。
ストレージ
NVMe over Fabrics、RoCE RDMA、信頼性の高いトランスポート、圧縮および暗号化などの重要なストレージ・ワークロードをオフロード/アクセラレート。
情報およびデモのリクエストについては、セールス担当者へお問い合わせください。
マイクロサービスベースのクラウド・アプリケーション
マイクロサービスベースのクラウド・アプリケーションで、画期的なレイテンシーとスループットに加え、データセンターの CAPEX/OPEX を大幅に節約。
Napatech のソフトウェアを実行するインテル® IPU におけるマイクロサービスのベンチマークについての MIT のホワイトペーパーを読む ›
情報およびデモのリクエストについては、セールス担当者へお問い合わせください。
Napatech
Napatech F2070XX IPU アダプターに関する詳細。
比較表
機能 | インテル® IPU プラットフォーム F2000X-PL | Napatech* IPU F2070X |
---|---|---|
プラットフォーム | ||
ターゲット市場 | クラウドおよびエンタープライズ・インフラストラクチャーのワークロード | |
タイプ | IPU プラットフォーム | IPU アダプター |
FPGA | ||
FPGA デバイス | インテル® Agilex™ F シリーズ AGFC023 | |
ロジックエレメント数 | 2,308K | |
オンチップメモリー | 246Mb | |
DSP ブロック | 1,640 | |
FPGA メモリー | 4x4GB DDR4 (ECC、40b、2666MT) | |
プロセッサー | ||
タイプ | インテル® Xeon® D-1736 プロセッサー | |
コア数 # | 8 | |
スレッド | 16 | |
プロセッサーの基本周波数 | 2.30GHz | |
ターボ・ブースト利用時の最大周波数 | 3.40GHz | |
キャッシュ | 15MB、 | |
CPU メモリー | 2x8GB DDR4 (ECC、72b、2900MT) | |
CPU ストレージ | SoC オペレーティング・システム向け 64GB NVMe (M.2 スロット) | |
メモリー | ||
Flash | 2GB | |
インターフェイス / モジュール | ||
PCI Express* | ホスト CPU へ 4.0 x16 FPGA と SoC 間で 4.0 x16 |
|
QSFP28/56 インターフェイス | x2 | |
ネットワーク・インターフェイス | 2 x100Gbps | |
専用 1G 管理ポート (RJ45) | N/A | 1 |
ベースボード管理コントローラー (BMC) | インテル® Cyclone® 10 LP (10CL080YU484C8G) | インテル® MAX® 10 FPGA |
FPGA インターフェイス・マネージャー | ○ | ASAF |
物理仕様、温度、消費電力 | ||
フォームファクター | フルハイト、3/4 レングス | フルハイト、ハーフレングス |
幅 | シングルスロット | デュアルスロット |
最大消費電力 | 150W | |
対応ツール | ||
インテル® アクセラレーション・スタック (インテル® Xeon® CPU & FPGA 対応) | ○ | |
インテル® Quartus® Prime 開発ソフトウェア | ○ | |
データプレーン開発キット (DPDK) | ○ | |
ストレージ・パフォーマンス・デベロップメント・キット (SPDK) | ○ | |
インフラストラクチャー・プログラマー開発キット (IPDK) | ○ | |
P4 | ○ | |
お問い合わせ | インテル | Napatech |
IPU は、インフラストラクチャー・プログラマー開発キット (IPDK)、データプレーン開発キット (DPDK)、ストレージ・パフォーマンス開発キット (SPDK) などの、複数のオープンな開発者フレームワークによりプログラム可能です。
インフラストラクチャー・プログラマー開発キット (IPDK) は、CPU、IPU、DPU、スイッチ上で動作する、インフラストラクチャーのオフロードや管理のための API およびドライバーに関する、オープンソース、コミュニティー主導、ベンダーに依存しないフレームワークです。