インテル® インテリジェント・ファブリック・プロセッサー
インテリジェンス、ハイパフォーマンス、エッジツークラウドのテレメトリーにより、イーサネット・スイッチを強化し、可視性と管理性を実現します。
インテル® インテリジェント・ファブリック・プロセッサー
ネットワーク・パフォーマンスを加速
サービス・プロバイダーや企業は、よりスマートなネットワークでデータ成長の加速と、負荷の高い分散型ワークロードの台頭を把握する必要があります。インテル® インテリジェント・ファブリック・プロセッサー (インテル® IFP) は、可視性と運用管理性のためのインテリジェンスで、ハイパフォーマンス、リアルタイムのエッジツークラウド・テレメトリーでイーサネット・スイッチを強化します。インテル® IFP は、P4 プログラマビリティー、機械学習 (ML) ワークロード・アクセラレーションおよび非常に安全なソリューションにより、エッジとクラウド・データセンター、ハイパフォーマンス・コンピューティング (HPC)、および通信サービス・プロバイダーのパケット処理を加速します。
クラウドツーエッジ・プログラマブル・ネットワーク
ネットワークにおけるプログラマビリティー、オートメーション、およびインテリジェントの役割が業界全体でデジタル変革を推進しています。インテルのスイッチ & ファブリック事業部 副社長 兼 事業部長のエド・ドーが、Intel® Vision での発表でインテルがビジネスのプログラマブル・ネットワークへの移行をどのように支援しているかについて説明します。インテルは、インテル® インテリジェント・ファブリック・アーキテクチャーにより、幅広いポートフォリオを活用してオープン・ソフトウェア仕様を可能にし、促進しています。
インテル® インテリジェント・ファブリックのユースケース
インテル® インテリジェント・ファブリックで、ネットワークとビジネスのニーズを変革します。クラウド・サービス・プロバイダー、通信サービス・プロバイダー、およびハイパフォーマンス・コンピューティング /AI ユーザーは、ネットワーク・パフォーマンス、インテリジェンス、可視性、およびコントロールの向上による恩恵を受けられます。追加のユースケースには、リアルタイム・ネットワーク・テレメトリー、ロードバランス、およびネットワーク内の DDoS 検出が含まれます。
インテル® Connectivity Education Hub
P4 プログラミング言語が、ネットワーク・インフラをエンドツーエンドに渡ってどのように変革するかについて解説します。アカデミック・コースを参照したり、上級のオンライン・ビデオに登録したり、研究プログラムに参加したりできます。Education Hub は、インテルのコネクティビティー製品を活用して、パワフルで効率的なネットワーク・ソリューションを開発するためのリソースとスキルを提供します。
よくある質問 (FAQ)
よくある質問
いいえ。ASIC の価格は、ダイサイズで決まります。インテル® Tofino™ のダイサイズは、同じ速度で機能が固定された従来の ASIC と同等の大きさです。
いいえ。それどころか、消費量が減る場合の方が多いです。同等の機能とプロトコルを使用すれば、消費電力も同じです。プログラム可能なスイッチでは、不要な機能をオフにして、能力を落としたり小さなテーブルを使用したりすることができます。
いいえ。インテル® Tofino™ およびインテル® Tofino™ 2 では、プログラマビリティーがパフォーマンスを妥協しないことが示されています。インテル® Tofino™ とインテル® Tofino™ 2 は、P4 プログラミング言語を使用して、ユーザーによる完全にプログラミングが可能であり、現在最大 12.8 Tb/s まで処理できます。
P4 は、独立した非営利団体である P4.org が所有し、 Apache ライセンスのオープンソース言語です。企業、大学、個人は P4.org に自由に参加して、言語、コンパイラー、ツールに貢献することができます。インテルは、AT&T や ZTE など、この業界の企業や世界トップクラスの大学など 100 以上のメンバーで構成される P4.org の一員です。P4.org の諮問委員会は、Amin Vahdat 氏 (Google)、Jennifer Rexford 氏 (Princenton 大学)、Nate Foster 氏 (Cornell大学)、Guru Parulkar 氏 (ONF)、Nick McKeown 氏 (Stanford 大学/インテル) によって構成されています。この言語は、Princeton 大学、Cornell 大学、Stanford 大学、VMware、インテル、Microsoft、Xilinx、Barefoot、Google の世界的なプログラミング言語設計の専門家らによって設計されました。P4 は、オープンソースであり、皆で共有されています。言語は、対象に依存しないよう慎重に設計されており、プログラム可能なあらゆる転送デバイスをプログラムできます。これまでにも、供給元の異なるさまざまなソフトウェア、ハードウェア・スイッチや NIC のプログラミングに利用されてきました。詳細については、P4.org を参照してください。
P4 は OpenFlow よりも普及しています。ユーザーは、P4 を利用して転送プレーンによるパケットの正確な処理方法を定義することができます。P4 言語で OpenFlow を表現できます。openFlow.p4 から始めるのが有効です。
機能が固定された ASIC で構成されたスイッチに該当する質問です。各パイプライン内に複数のパイプラインとマッチ・アクション・ユニット (MAU) を構成するインテル® Tofino™ は、優れたプログラム可能性を有します。MAU には、柔軟な解析ロジックと複数の SRAM および TCAM テーブルブロックが搭載されており、特定用途のデプロイに対応した作り込みが可能です。インテルは、リファレンスの P4 プログラムをベースに、NDA に基づいて、サンプルの検証されたスケーラビリティー番号を提供できます。しかし、この番号はチップの理論上の最大スケーラビリティー値と解釈すべきではありません。
プログラム可能性が、スケールのスイッチ・テーブル・サイズの効率的なカスタマイズから、既存ネットワークの機能強化や、テレメトリー、セキュリティー、ロードバランスなどの新しい機能の追加まで、制約のない柔軟性と多彩なユースケースを実現します。
もちろんです。ベンダーにスイッチング・プラットフォームとしてインテル® Tofino™ をサポートするか尋ねてください。インテル® Tofino™ ベースのプラットフォームを入手すれば、制約なしでデータプレーンの機能要求を作成して、既存の ASIC 上に機能提供ロードマップを展開できるはずです。