よくある質問 (FAQ)

よくある質問

Nios® II エンベデッド・プロセッサー・ファミリーはインテルの第 2 世代ソフト・コア・エンベデッド・プロセッサー・ソリューションです。Nios® II プロセッサー・コアは、32 ビット RISC インストラクション・セット・アーキテクチャーのプロセッサーであり、インテルの主要な FPGA ファミリー用に最適化されています。詳細については、Nios® II プロセッサーのページを参照してください。

Nios® II プロセッサーは 3 種類のコアとして供給されます。3 種類のプロセッサー・コアは、システム性能のニーズとロジックエレメント (LE) の使用量のバランスを図りながら、高いデザイン柔軟性を提供します。これら 3 種類のコアは Nios® II 開発キットに含まれており、プラットフォーム・デザイナー・ツールでサポートされます。

Nios® II プロセッサー・ファミリーは、次の 3 種類のコアで構成されています。

Nios® II/f (高速: fast) – 最も高性能、FPGA の使用量は中程度

Nios® II/s (標準: standard) – 高性能、FPGA の使用量は fast より少ない

Nios® II/e (エコノミー: economy) – 中程度の性能、FPGA の使用量は最も少ない

HDL コード化された Intellectual Property (IP) コアとしてプロセッサーを実装すると、システムニーズに合わせてペリフェラル、性能、およびプロセッサーを選択し、最適なソリューションを実現することができます。ハードマクロの実装の場合は本質的には ASIC であるため、このような柔軟性は持てずに、最新のプロセス・テクノロジーから利益を受けるには時間がかかりすぎてしまいます。ソフト・コア・プロセッサーであれば、インテル® Stratix® FPGA またはインテル® Cyclone® FPGA シリーズのような最新の FPGA テクノロジーに即座に移行することができます。また、標準的なマイクロプロセッサー・ベースのソリューションで直面しやすい陳腐化の問題に対して、Nios® II プロセッサー・ベースのソリューションは、ターゲットの変更が可能な HDL ベースのため陳腐化を防ぐことができます。

Nios® II プロセッサーは 32 ビット RISC インストラクション・セット・アーキテクチャー (ISA) を使用しているのに対し、Nios® プロセッサーは 16 ビット ISA です。Nios® II プロセッサーでは、計算性能が 4 倍と飛躍的に向上しながら FPGA リソースの使用量はさらに低減されており、第 1 世代の Nios® プロセッサー・コアを上回るレベルの効率と性能を達成しています。Nios® II プロセッサーは、特定の価格 (ロジック使用量) と性能の制約に的を絞って、事前に最適化された一連のコアを提供することにより、プロセッサーの選択についても単純化しています。

Nios® II プロセッサー・ファミリーは、汎用の 32 ビット・エンベデッド・マイクロプロセッサーを必要とする広範なアプリケーションで使用することができます。

Nios® II プロセッサーは、インテルのすべての SoC & FPGA 製品や、HardCopy ASIC でフルにサポートされています。

Nios® II プロセッサー IP ライセンスはロイヤルティー・フリーで無期限であるため、Nios® II プロセッサー IP コアのユーザーは特定のデザインやプロジェクトにおいて利用期間、実装数の制限なく Nios® II プロセッサーを使用することができます。Nios® II プロセッサー IP ライセンスには 1 年間のマイ・インテルでのサポートと機能アップデートが含まれます。新機能の入手については、マイ・インテルのサポートユーザーが保有する Nios® II プロセッサー IP ライセンスの ACDS バージョンが直近の 2 リリース以内でない場合、ライセンスを更新する必要があります。

いいえ。Synopsys® が ASIC に最適化された Nios® II プロセッサーとして DesignWare IP コアを提供しています。これは ASIC への移行に使用でき、同社の DesignWare IP Suite に含まれます。詳細については、Synopsys へ直接お問い合わせください。

Nios® II エンベデッド・デザイン・スイート (EDS) は、Nios® II プロセッサー・ベースのマイクロコントローラーの作成や、Nios® II プロセッサー・システムのプログラミングのどちらにも利用可能な総合開発ツールです。

Nios® II エンベデッド・プロセッサーの主な利点として、マルチプロセッサー・システムがあります。FPGA ファブリックのリソース以外、プロセッサー・コア数の制約はありません。

マスターとスレーブのコンポーネント間相互通信には、Avalon インターフェイス仕様を使用します。低レイテンシーのポイントツーポイント・インターフェイスとしては、シンプルな Avalon Streaming (Avalon-ST) インターフェイスがあります。プロセッサーのマスター側からペリフェラルのスレーブへのインターフェイスとしては、Avalon Memory Mapped (Avalon-MM) インターフェイスがあります。

システム・インターコネクトは、マスターとスレーブのコンポーネント間の接続に使用するロジックであり、ブリッジ、マルチプレクサー、アービトレーション・コントローラーなどが挙げられます。システム・インターコネクトのロジックは Qsys によって自動生成され、マスターとスレーブのポートを効率的に接続します。 複数のマスターポートが同時に動作でき、システム性能が飛躍的に向上します。

Avalon のシステム・インターコネクトは Qsys によって自動生成される独自の接続です。

Nios® II プロセッサー・ファミリーは、多くの最新の 32 ビット・プロセッサーで採用されている、次のような基本的なアーキテクチャーを提供します。

32 ビットのインストラクション・サイズ

32 ビットのデータおよびアドレスパス

32 個の汎用レジスター

32 個の外部割り込みソース

コンフィグレーション可能なインストラクション・キャッシュ

コンフィグレーション可能なデータキャッシュ

最大 256 のカスタム・インストラクションに対する全てのコアに共通なインターフェイス

カスタム・ペリフェラルの統合に共通のインターフェイス

カスタム・インストラクションは、CPU の論理演算ユニット (ALU) を強化するためにユーザーが追加するハードウェア・ブロックです。Nios® II プロセッサーはカスタム・インストラクションをサポートしており、性能目標を満たすようシステム・ハードウェアを調整できます。システムで使用されている Nios® II プロセッサー・コアごとに最大 256 個のカスタム・インストラクションを作成できます。 Nios® II プロセッサーのネイティブ・インストラクションと同様に、カスタム・インストラクション・ロジックは、最大 2 個のソースレジスターから値を取得して、(オプションで) 結果をデスティネーション・レジスターに書き込むことができます。

Nios® II プロセッサー・ソフトウェア開発ツールは、システム・ハードウェアに適応するようカスタマイズされた C/C++ ランタイム環境を自動的に生成します。Nios® II 統合開発環境 (IDE) もまた、カスタム・ファームウェア・ソリューションの開発中に「スターター」ファイルとして使用できるさまざまなソフトウェア・テンプレートを提供することにより、プロジェクトのセットアップ作業を簡素化します。

インテルは Nios® II エンベデッド・デザイン・スイート (EDS) によって、インストラクション・セット・シミュレーター (ISS) を介したデバッグ、またはシステム・ハードウェアに対する直接デバッグを行うことが可能な総合ソフトウェア・デバッグ・ソリューションを提供しています。ハードウェアでの Nios® II プロセッサー・システムの直接デバッグは、ハードウェア支援デバッグモジュールによって行うことが可能です。 この多機能のデバッグモジュールは、IDE 制御の下で実行の制御、メモリー参照/修正、ハードウェア・ブレークポイント、データトリガー、プロセッサー・トレースなどの各機能を提供します。

主要なエンベデッド・ソフトウェア・ツール・プロバイダーから、Nios® II プロセッサー・ファミリー用のオペレーティング・システム、ミドルウェア、ソフトウェア・ライブラリー、IDE、デバッガー、コベリフィケーション・ツールが提供されています。最新のエンベデッド・ソフトウェア・ツール・プロバイダー・リストを参照してください。