QDR II SRAM コントローラーのインテル® FPGA IPは、Stratix® シリーズと Cyclone® IV FPGA に最適化されています。これらのデバイスに提供されている高度な機能により、QDR II SRAM デバイスに直接インターフェイス接続することができます。
IP Toolbench が生成するデザイン例は、フェーズロック・ループ (PLL)、オプションの遅延ロックループ (Stratix® II FPGA のみ)、サンプルドライバー、QDR II SRAM コントローラーのカスタム・バリエーションをインスタンス化します。デザイン例は、ハードウェア上でシミュレーション、合成、および使用可能な完全に動作するデザイン例です。サンプルドライバーは、コントローラーに読み取りおよび書き込みコマンドを発行して、pass/fail の確認のためリードデータをチェックし、テストの完了を知らせるセルフ・テスト・モジュールです。デザイン例にある、QDR II SRAM コントローラーの暗号化されたコントロール・ロジックは、独自のカスタム・ロジックに置き換えることができ、これによってインテル® FPGA のクリアーテキストの再同期化とパイプラインのロジックとデータパスを独自のコントロール・ロジックと共に使用できます。
この IP はインテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション / プロ・エディションにバンドルされている IP ベーススイートに含まれています。