インテル ® FPGA SDI II IP コア

インテル® FPGA シリアル・デジタル・インターフェイス (SDI) II intellectual property (IP) コアは、米国映画テレビ技術者協会 (Society of Motion Picture and Television Engineers、SMPTE) によって定義されているように、送信機、受信機、または全二重 SDI を標準解像度、高解像度、または 3G から 12G のレートで実装します。SDI II IP コアは、複数の基準をサポートしています。これらのモードは、自動受信レート検出とトランシーバーの動的再構成を提供します。

インテル ® FPGA SDI II IP コア

機能

IP コア機能	詳細
トランシーバー・データ・インターフェイス	20 ビット、40 ビット、および 80 ビット
サポートされている SDI 規格とビデオ・フォーマット	単一の基準標準画質または SD-SDI 高解像度または HD-SDI 3 ギガビット/秒 (Gbps) または 3G-SDI デュアルリンク HD-SDI 複数の基準 HD-SDI までのデュアル・スタンダード 3G-SDI までのトリプル・スタンダード 12G-SDI までのマルチ・スタンダード注: すべてのデバイスがすべての形式をサポートしているわけではありません。以下の「デバイスのサポート」を参照ください
SMTPE サポート	SMPTE425M レベル A のサポート (直接ソース画像のフォーマット) SMPTE425M レベル B サポート (デュアルリンク・マッピング)
その他の機能	ペイロード識別パケットの挿入と抽出クロック・イネーブル・ジェネレータービデオレート検出サイクリック冗長性検査 (CRC) のエンコードとデコード (SD を除く) デュアル・リンク・データストリーム同期 (HDのみ)

すべてを表示表示件数を減らす

デバイスサポート

	単一の基準				複数の基準
デバイスファミリー	SD-SDI	HD-SDI	3G-SDI	デュアルリンク HD-SDI	デュアル・スタンダード (HD まで)	トリプル・スタンダード (最大 3G)	マルチ・スタンダード (最大 12 G)
インテル® Agilex™ F タイル	-	✓	✓		-	✓	✓
インテル® Stratix® 10	-	✓	✓		-	✓	✓
インテル® Cyclone® 10	-	✓	✓		-	✓	✓
インテル® Arria® 10	-	✓	✓		-	✓	✓
Stratix® V	✓	✓	✓	✓	✓	✓	-
Cyclone® V	✓	✓	✓	✓	✓	✓	-
Arria® V GX デバイス	✓	✓	✓	✓	✓	✓	-
Arria® V GZ デバイス	✓	✓	✓	✓	✓	✓	-

すべてを表示表示件数を減らす

IP の品質指標

基本
IP の初回リリース年	2006
サポートされるインテル® Quartus® Prime ソフトウェアの最新バージョン	○
ステータス	実稼動
提供内容
製品に含まれるものは以下のとおりです。デザインファイル (暗号化ソースコード、または合成後のネットリスト) ModelSim - Intel® FPGA Edition 向けシミュレーション・モデルタイミング制約および / またはレイアウト制約テストベンチまたはデザインのサンプル変更履歴付きドキュメント Readme ファイル	○ ○ ○ ○ ○ ☓
IP に同梱されるその他の提供物	なし
エンドユーザーによる IP のコンフィグレーションが可能なパラメーター化された GUI	○
IP コアがインテル® FPGA IP 評価モードサポートに対して有効になっている	○
ソース言語	Verilog と VHDL の両方
テストベンチ言語	Verilog と VHDL の両方
同梱ソフトウェア・ドライバー	☓
ドライバーのオペレーティング・システム (OS) サポート	N/A
導入
ユーザー・インターフェイス	その他 (パラレルビデオ)
IP-XACT メタデータ	☓
検証
サポートされるシミュレーター	ModelSim、VCS、Riviera-PRO、Xcelium
検証済みハードウェア	インテル® Stratix® 10、インテル® Cyclone® 10、インテル® Arria® 10、Stratix® V、Cyclone® V、Arria® V GX/GZ
業界標準のコンプライアンス・テストの実施	☓
｢あり｣の場合、実施したテストの種類	N/A
｢あり｣の場合、使用したインテル® FPGA デバイス	N/A
｢あり｣の場合、実施日	N/A
｢なし｣の場合、今後の予定	☓
相互運用性
IP における相互接続性テストの実施有無	○
｢あり｣の場合、使用したインテル® FPGA デバイス	インテル® Stratix® 10、インテル® Cyclone 10、インテル® Arria 10、インテル® Arria 10、Stratix® V、Cyclone V、Arria V
相互接続性レポートの提供	セールスへのお問い合わせ

すべてを表示表示件数を減らす

デザインサンプルと開発キット

次のデザイン例は、開発キットで実行できます。
デザイン例	サポート対象の開発キット	ドーターカード	プラットフォーム・デザイナーの苦情	プロバイダー
インテル® Arria® 10 デバイス用インテル® FPGA SDI II デザイン例のユーザーガイドインテル® Arria® 10 デバイス向け、マルチレート (最大 12G) SDI リファレンス・デザイン	インテル® Arria® 10 GX FPGA 開発キット	Nextera ビデオ FMC ドーターカード Terasic SDI-FMC ドーターカード	○	インテル
インテル® Stratix® 10 デバイス用インテル® FPGA SDI II デザイン例のユーザーガイド	インテル® Stratix® 10 GX FPGA 開発キット
インテル® Cyclone® 10 GX デバイス用インテル® FPGA SDI II デザイン例のユーザーガイド	インテル® Cyclone® 10 GX FPGA 開発キット
インテル® Quartus® で生成されたデザイン例 (Stratix® V、Arria® V、Cyclone® V) インテル® FPGA SDI II IP コアのユーザーガイドにあるドキュメント	Arria® V GX FPGA 開発キット Cyclone® V GT FPGA 開発キット	Terasic SDI-HSMC ドーターカード (3G)	○	インテル
12G-SDI オーディオのリファレンス・デザイン・ユーザーガイド	インテル® Arria® 10 SoC 開発キット	Terasic SDI -FMC ドーターカード (12G)	○	インテル

すべてを表示表示件数を減らす

ビデオ

このビデオでは、インテル® Arria® 10 FPGA ベースの 12G-SDI システムが 4K 60FPS のビデオを確実に送信している様子を紹介しています。

このビデオは、インテル® Arria® 10 デバイスに SDI II IP コアを実装する方法を説明しています。必要なすべてのトランシーバー関連コンポーネントとの統合のために、インテル® Quartus® Prime ソフトウェアで段階的に生成する方法を説明します。

このビデオでは、動作の理論とインテル® Arria® 10 デバイス向けの SDI II ダイナミック TX クロック・スイッチング機能の実装のデモンストレーションをします。

インテル® Agilex™ FPGA F タイルは、最大 12G-SDI の SD-SDI をサポートする SDI IP を有効にします。このデモでは、インテル® Agilex™ I シリーズ FPGA トランシーバー SoC 開発キットで、外部 VCXO を使用せずに SDI マルチレート再送信デザインを実行します。

もっと見る表示件数を減らす

その他のリソース

ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

Altera® FPGA Intellectual Property コアの評価モードと購入情報。

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。

Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

もっと見る表示件数を減らす

製品の比較

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

インテル ® FPGA SDI II IP コア