L/H タイル PCIe* ハード IP

Stratix® 10 FPGA には、PCIe ベース仕様 3.0 に準拠した PCIe 用の構成可能なハード化されたプロトコルスタックを含む L/H タイル・チップセットが導入されています。この Avalon ストリーミング・インターフェイス・ハード IP は、SR-IOV 機能のサポートを含む、PCIe 1.0、2.0、3.0 データレートおよび x1、x2、x4、x8 または x16 構成をサポートします。

L/H タイル・トランシーバー PHY ユーザーガイドを読む ›

PCIe 向けFPGA L/H タイル Avalon メモリーマップド IP ユーザーガイドを読む ›

PCIe 向けFPGA L/H タイル Avalon ストリーミング & シングルルート I/O 仮想化 (SR-IOV) IP ユーザーガイドを読む ›

L/H タイル PCIe* ハード IP

標準および仕様コンプライアンス

機能

  • ハード IP として実装されたトランザクション層、データリンク層および物理層を含む完全なプロトコルスタック。
  • ネイティブ・エンドポイントおよびルートポート向け x1.0、2.0、3.0 レーンのレートによる x1、x2、x4、x8 および x16 構成。
  • Avalon ストーミング・インターフェイスは、3.0 x16 を除いてアプリケーション層に 256 ビット・インターフェイスで接続します。
  • Avalon ストリーミング・インターフェイスは、3.0 x16 のアプリケーション層に 250MHz の 512 ビット・インターフェイスで接続します。
  • Quartus® Prime 開発ソフトウェア・プロ・エディション IP カタログからスタンドアロンの IP コアとして、あるいはプラットフォーム・デザイナーのシステム設計の一部としてインスタンス化されます。
  • 動的なデザイン例の生成。
  • Configuration via Protocol (プロトコルを介したコンフィグレーション: CvP) による周辺ロジックとコアロジックの構成用の個別イメージの提供。
  • IEEE 暗号化モデルを使用した PHY interface for PCIe (PCIe 向けの PHY インターフェイス: PIPE) またはシリアル・インターフェイスのシミュレーション。
  • x1、x2、x4 および x8 構成をサポートするテストベンチ・バス機能モデル (BFM)
  • Avery テストベンチを使用した 3.0x16 BFM シミュレーション・モデルのサポート。AN-811: インテル® Stratix® 10 デバイスでの PCIe 3.0 x16 シミュレーション向け Avery BFM の使用を参照してください。
  • ネイティブ PHY デバッグ・マスター・エンドポイント (NPDME)詳細については Stratix® 10 L/H タイル・トランシーバー PHY ユーザーガイドをご覧ください。
  • 自律ハード IP モードでは、FPGA ファブリックがプログラムされる前に PCIe IP コアが動作を開始できます。このモードはデフォルトで有効です。無効にはできません。
  • 専用の 69.5KB 受信バッファ。
  • エンドツーエンドのサイクル冗長化チェック (ECRC)。
  • Base Address Register (BAR) チェックロジック。
  • Separate Refclk with no Spread Spectrum Clocking (SRNS) のサポート。ただし、Separate Reference Clock With Independent はサポートしない。
  • Spread Spectrum アーキテクチャー (SRIS)。

シングルルート I/O 仮想化 (SR-IOV) 機能サポート (H タイルのみ)

  • 最大 4 つの PCIe 物理ファンクション (PF) および最大 2048 個の仮想ファンクション (VF) 用の個別の構成スペース。
  • PF 用アドバンスド・エラー・レポーティング (AER)。
  • Address Translation Services (ATS) と TLP Processing Hints (TPH) 機能。
  • PCI と PCIe 構成スペースの VF Control Register フィールドの一部で、現在の設定を読み取る Control Shadow インターフェイス。
  • PF / VF 向け Function Level Reset (FLR)。
  • PF の Message Signaled Interrupts (MSI)。
  • PF / VF 向け MSI-X。

補完 IP (H タイルのみ)

ドライバーサポート

デバッグ機能には、以下の機能を含む PCIe リンク・インスペクター・ツールが含まれます

  • 構成スペース・レジスターへのフルアクセス。
  • LTSSM モニタリング。
  • PCS および PMA レジスターへのフルアクセス。

IP ステータス

注文ステータス

注文コードは必要ありません
すべてを表示 表示件数を減らす

その他のリソース

IP のご紹介

ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。

テクニカルサポート

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

IP の評価と購入

Altera® FPGA Intellectual Property コアの評価モードと購入情報。

IP ベース・スイート

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。

デザイン例

Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

セールスへのお問い合わせ

Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

もっと見る 表示件数を減らす
製品の比較