GTS PCIe ハード IP

Agilex™ 5 FPGA および インテル® SoC FPGA は、高速トランシーバー (GTS) とハード化された PCIe コントローラー IP を内蔵したモノリシック設計で、ルートポート (RP)、エンドポイント (EP)、トランザクション・レイヤー (TL) バイパスモード向けに、最大 PCIe 4.0 x8 構成をサポートします。

インテル® Agilex™ 3 FPGAs および SoC FPGAs は、高速トランシーバー (GTS) とハード化された PCIe コントローラー IP を統合したモノリシック・デザインで、ルートポートおよびエンドポイント・モードで最大 PCIe 3.0 x4 構成をサポートします。

PCI Express* 向け GTS PCIe ハード IP が幅広いアプリケーションの設計統合を大幅に簡素化

  • ハード化 IP ブロックにより論理リソースを削減し、より高度なユーザーロジックの統合を実現
  • ハード化 IP ブロック (完全なプロトコルスタック)
    • トランザクション層 / データリンク層 / PHY 層 (MAC)、および PHY (PCS および PMA)
    • SR-IOV (4 PF、256 VF) は、単一のサーバーで複数のアプリケーションを可能にし、総所有コスト (TCO) を削減
  • タイミング収束の迅速化により、市場投入までの設計サイクルが短縮
  • PCIe 設計の診断およびデバッグテスト用の使いやすいデザイン・ツールキット (DTK)

  • ハード IP として実装された、トランザクション層、データリンク層、および物理層を含むフル・プロトコル・スタック
    • Agilex™ 5 FPGA: 最大 4.0 x8 のサポート: (ルートポート (RP)、エンドポイント (EP)、およびトランザクション層 (TL) バイパス モード)
    • Agilex™ 3 FPGA: 最大 3.0 x4 のサポート (ルートポートおよびエンドポイント・モード)
  • Agilex 5 FPGA: リンク・ダウントレーニング・サポートにより、PCIe 3.0/4.0 (x8/x4/x2/x1) 構成と 1.0/2.0 構成をサポート
  • Agilex™ 3 FPGA: リンク・ダウントレーニング・サポートにより、PCIe 3.0 (x4/x2/x1) 構成と 1.0/2.0 構成をサポート
  • Separate reference clock with independent spread spectrum (SRIS) クロック
    • Separate reference clock with no spread spectrum (SRNS) クロック
  • 独立した PERST#
  • 単一の仮想チャネル (VC)
  • ケイパビリティー・レジスター
  • 512 バイトの最大ペイロードサイズ (MPS)
  • 4,096 バイト (4KB) の最大読み取り要求サイズ (MRRS)
  • 32/64 ビット BAR サポート (Prefetchable/Non-Prefetchable)

  • 拡張 ROM BAR サポート
  • x8 コントローラーのタグ数: 32/64/128/256/512 (Agilex 5 FPGA)
  • x4 コントローラーのタグ数: 32/64/128/256 (Agilex™ 5 および Agilex™ 3 FPGAs)
  • MSI-X テーブル (全体で最大 4096)
  • Atomic 運用 (Fetch/Add/Swap/CAS)
  • TL バイパスモードでは、オプションのサードパーティー PCIe スイッチ IP 統合が可能 (Agilex 5 FPGA)
  • 高精度時間測定 (PTM)
  • SR-IOV サポート (4 PF、256 VF)
    • 機能レベルリセット (FLR)
  • VirtIO によるソフトウェア・ベースの仮想化のサポート
  • SpyGlass CDC 解析ツール
  • アプリケーション・データ・パス用の AXI4-Stream
    • AXI4-Stream ソース / シンク
  • 制御およびステータスレジスターの応答インターフェイス用 AXI-Lite

Agilex™ 5 FPGA 使用例 PCI Express IP デモビデオ

  • ハードウェア・アクセラレーション
  • 人工知能 (AI) / マシンラーニング (ML)
  • ネットワーキング
  • 仮想化
  • コンピューティングおよびストレージ
  • 組込み機器

IP

インテル® Quartus® Prime 開発ソフトウェアに含まれる

注文コード

PCI Express 向けインテル® FPGA GXS AXI ストリーミング IP

○

注文コードは必要ありません
すべてを表示 表示件数を減らす

その他のリソース

IP のご紹介

ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。

テクニカルサポート

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

IP の評価と購入

Altera® FPGA Intellectual Property コアの評価モードと購入情報。

IP ベース・スイート

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。

デザイン例

Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

セールスへのお問い合わせ

Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

もっと見る 表示件数を減らす
製品の比較