PCIe 向けインテル® FPGA IP

PCI Express (PCIe) プロトコルは、1 秒間に 2.5 ギガトランスファー (GT/s) から 32 GT/s 以上のデータ転送速度を備えたハイパフォーマンス、スケーラブル、そして機能豊かなシリアルプロトコルです。PCIe 向けインテル® FPGA Intellectual Property (IP) は、PCI-SIG 組織が次世代仕様を提供するのに伴い、拡張を続けていますインテルは、1992年以来 PCI-SIG のメンバーとして、新しい世代のシリコンが登場する度に PCI-SIG コンプライアンス・ワークショップに参加して現代の業界水準への相互運用性と適合性を確実にしています。

PCIe 向けインテル® FPGA IP

PCIe IP ソリューションには、トランザクション層とデータリンク層を含む、インテルの技術をリードする PCIe ハード化プロトコルスタックと、ハード化された物理層が含まれています。ハード化された物理層には、物理媒体アタッチメント (PMA) と物理コーディング・サブ・レイヤー (PCS) の両方が含まれます。インテルの PCIe IP には、ダイレクト・メモリー・アクセス (DMA) エンジンやシングル・ルート I/O バーチャライゼーション (SR-IOV) といったソフト IP ブロックがオプションで含まれます。このハード化された IP とソフト IP のユニークな組み合わせが、最適統合のための優れたパフォーマンスと柔軟性を提供します。

インテルは PCI-SIG のプロトコル・ロードマップとともに進化してきたインテル FPGA® IP 機能ベースの PCIe IP ソリューションを提供しています。

また インテルは補足的なソフト IP も提供しており これらは上記のタイルベースのハード IP と連携して PCIe DMA やスイッチの機能を実現します。

対応デバイスとハード PCIe IP ブロック・ナンバー

デバイスファミリー

ハード PCIe IP ブロック・ナンバー

PCIe リンクスピード

1.0 (2.5 GT/s)

PCIe リンクスピード

2.0 (5.0 GT/s)

PCIe リンクスピード

3.0 (8.0 GT/s)

PCIe リンクスピード

4.0 (16.0 GT/s)

PCIe リンクスピード

5.0 (32.0 GT/s)

インテル® Agilex™ FPGA

1～3 個 / デバイス

✓

✓

✓

✓

✓

インテル® Stratix® 10

1～4 個 / デバイス

✓

✓

✓

✓

インテル® Arria® 10

1～4 個 / デバイス

✓

✓

✓

インテル® Cyclone® 10

1 個 / デバイス

✓

✓

インテル® Cyclone® 10 GX FPGA

1 個 / デバイス

✓

✓

Arria® V

1～2 個 / デバイス

✓

✓

Cyclone® V GT

2 個 / デバイス

✓

✓

Cyclone® V GX デバイス

1～2 個 / デバイス

✓

Stratix® IV

2～4 個 / デバイス

✓

✓

Cyclone® IV GX デバイス

1 個 / デバイス

✓

Arria® II GZ デバイス

1 個 / デバイス

✓

✓

Arria® II GX デバイス

1 個 / デバイス

✓

すべてを表示 表示件数を減らす

デバイス構成と機能サポート

インターフェイスの種類

Avalon ストリーミング・インターフェイス

Avalon メモリーマップド

Avalon メモリーマップド (DMA付き)

SR-IOV

CvP / PRoP

デバイス / 構成

インテル® Agilex™ FPGA

エンドポイント

最大 5x16

最大 5x16

最大 5x16

可能

最大 5 x16：CVP イニシャル

ルートポート

最大 5x16

最大 5x16

-

-

-

インテル® Stratix® 10

エンドポイント

最大 4x16

最大 4x16

最大 4x16

可能

最大4x16: CVP Init

ルートポート

最大 4x16

最大 4x16

-

-

-

インテル® Arria® 10

エンドポイント

最大 3x8

最大 3x4

1x8、2x4、2x8、3x2、3x4、3x8

可能

最大 3x8: CVP および PRroP

ルートポート

最大 3x8

最大 3x4

-

-

-

インテル® Cyclone® 10 GX FPGA

エンドポイント

最大 2x4

最大 2x4

2x4

-

最大 2x4: CVP および PRroP

ルートポート

最大 2x4

最大 2x4

-

-

-

Stratix® V

エンドポイント

最大 3x8

最大 3x4

1x8、2x4、2x8
3x2、3x4、3x8

可能

1: CVP Init と CVP アップデート
2: CVP Init と CVP アップデート

ルートポート

最大 3x8

最大 3x4

-

-

-

Arria® V GZ デバイス

エンドポイント

最大 3x8

最大 3x4

1x8、2x4、2x8
3x2、3x4、3x8

-

1: CVP Init と CVP アップデート
2: CVP Init と CVP アップデート

ルートポート

最大 3x8

最大 3x4

-

-

-

Arria® V

エンドポイント

最大 1x8 および 2x4

最大 1x8 および

2x4 (x2 なし)

1x8、2x4

-

最大 1x8 および 2x4
1: CVP Init と CVP アップデート
2: CVP Init

ルートポート

最大 1x8 および 2x4

最大 1x8 および

2x4 (x2 なし)

-

-

-

Cyclone® V

エンドポイント

最大 2x4

最大 2x4 (x2 なし)

2x4

-

最大 2x4
1: CVP Init と CVP アップデート
2: CVP Init

ルートポート

最大 2x4

最大 2x4 (x2 なし)

-

-

-
すべてを表示 表示件数を減らす
  • CvP – Configuration via Protocol (プロトコルを介したコンフィグレーション)
  • PRroP– PCIe 上の部分的なリコンフィグレーション。
  • SR-IOV – Single Root I/O Virtualization (シングルルート I/O バーチャライゼーション)
  • DMA – ダイレクト・メモリー・アクセス

その他のリソース

IP のご紹介

ニーズに合ったインテル® FPGA Intellectual Property コアをお探しください。

テクニカルサポート

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミアサポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

IP の評価と購入

インテル® FPGA Intellectual Property コアの評価モードと購入情報。

インテル® FPGA IP を使用した設計

インテル® FPGA 向けに最適化された多様な既製 コアを提供するインテル® FPGA Intellectual Property (IP) を使用した設計の詳細をご覧ください。

IP ベース・スイート

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料のインテル® FPGA IP コアライセンス

I-Tested

インテルは、検証済みのインテル® FPGA IP またはインテル® FPGA デザイン・ソリューション・ネットワーク・メンバーの IP コア に対して、相互接続性テスト済みまたは I-Tested の認定を授与します。

インテル® FPGA パートナーの IP

インテル® FPGA パートナーによる Intellectual Property コアのカタログは、インテル® ソリューション・マーケットプレースで閲覧できます。

デザイン例

インテル® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

IP 認定

インテルは、インテル® FPGA ツールまたはインターフェース仕様とシームレスに連携する Intellectual Property コアの提供に取り組んでいます。

セールスへのお問い合わせ

インテル® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

もっと見る 表示件数を減らす
製品の比較