PCI Express* 向けFPGA マルチチャネル DMA IP

PCI Express 向けマルチチャネル DMA IP は、HPC、クラウド、ネットワーキング、エンベデッドなど、さまざまなアプリケーションをサポートするための、高い効率、速度、構成の柔軟性を提供します。最大 2048 チャネルと Linux® ベースの PCIe ドライバーのサポートにより、この低レイテンシーでリソース使用率の低いソリューションは、大量のデータの移動を処理し、システム・パフォーマンスを最適化するために不可欠です。

PCI Express* 向けFPGA マルチチャネル DMA IP

1.Agilex™ 5 FPGA – AXI マルチチャネル DMA が利用可能です。

  • AXI-Stream ユーザー・ロジック・インターフェイス

2.Agilex™ 7 FPGA – ユーザー・インターフェイスの選択により、2 つのマルチチャネル DMA が利用可能です。

  • Avalon メモリーマップドまたは Avalon ストリーミング・ユーザー・ロジック・インターフェイス
  • AXI-Stream ユーザー・ロジック・インターフェイス

マルチチャネル DMA IP は、上記のようにさまざまなユーザー・ロジック・インターフェイスを提供するだけでなく、PCI-SIG* 準拠の PCI Express Hard IP と組み合わせることで、全体的な統合を簡素化し、設計サイクルを高速化します。

DMA は、ホスト・ツー・デバイス (H2D) とデバイス・ツー・ホスト (D2H) キューペアからなるチャネルで構成されています。図に示すように、マルチチャネル DMA は、サーバーのハードウェア・インフラストラクチャーで使用され、さまざまな仮想マシン (VM) ベースのクライアントと、FPGA デバイスベースのクライアントとの通信を可能にします。DMA は、Linux ドライバーによって設定されたディスクプター・ベースのキューで動作し、FPGA とホスト間でデータを転送します。キューが満杯になると、制御ロジックがキュー記述子を読み込み、それらを実行します。実行されると、DMA はトランザクションの完了にメモする割り込みを提供します。

PCI Express システムレベルのソリューションを構築する際に、PCIe ハード IP とマルチチャネル DMA IP は、どちらもルートポート (RP) とエンドポイント (EP) トポロジーをサポートします。このタイプの構成の互換性と柔軟性により、組込みからエンタープライズまで、さまざまなプラットフォームへのシームレスな統合が可能です。

IP Quartus® Prime 開発ソフトウェアに含まれる 注文コード

Agilex™ 5 FPGA – PCI Express 向け FPGA AXI マルチチャネル DMA IP

(AXI-Stream インターフェイス)

 ☓ IP-PCIEMCDMA-AXI-AG5

Agilex™ 7 FPGA – PCI Express 向け FPGA AXI マルチチャネル DMA IP

(AXI-Stream インターフェイス) (R タイルで利用可能)

 ☓ IP-PCIEMCDMA-AXI
Agilex™ 7 およびStratix® 10 FPGA – PCI Express 向け FPGA マルチチャネル DMA IP (AVMM / AVST インターフェイス) (H タイル ( Stratix® 10)、P タイル、F タイル、R タイルで利用可能) ☓ IP-PCIEMCDMA
すべてを表示 表示件数を減らす
  • アプリケーション・インターフェイス・オプション: AXI-Stream、Avalon メモリーマップド、または Avalon ストリーミング
  • Agilex™ 7 FPGA DMA の機能
• データバス幅のオプション: 256、512、1024
• 最大 PCIe 5.0 x16 をサポート
• 最大 2048 チャネルまで構成可能
• SR-IOV をサポート (8 PF、2048 VF)
  • Agilex™ 5 FPGA DMA の機能
• データバス幅オプション: 128、256
• 最大 PCIe 4.0 x8 をサポート
• 最大 8 チャネルまで構成可能 (今後の Quartus のリリースで最大 256 チャネルまで拡張予定)
• SR-IOV をサポート (1 PF、8 VF) (今後の Quartus のリリースで最大 4 PF / 256 VF まで拡張予定)
  • ルートポートまたはエンドポイントが構成可能
  • DMA 操作向けの統合 MSI-X 割り込み
  • DMA レベルでの 10 ビット・タグをサポートし、適切なトランザクションの追跡と管理を確保
  • 補完の並べ替えと補完のタイムアウトをサポート
  • すべてのチャネルでヘッドオブライン・ブロッキングを防止するように設計

その他のリソース

IP のご紹介

ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。

テクニカルサポート

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

IP の評価と購入

Altera® FPGA Intellectual Property コアの評価モードと購入情報。

IP ベース・スイート

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。

デザイン例

Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

セールスへのお問い合わせ

Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

もっと見る 表示件数を減らす
製品の比較