インテル® FPGA Interlaken Look-Aside IP
Interlaken Look-Aside はデータパス・デバイスと Look-Aside コプロセッサー間で、トランザクションに関連する短い転送の相互運用を可能にする拡張性に優れたプロトコルです。Look-Aside コプロセッサーは、データパスの「脇」に接続されており、スイッチ、ルーターまたはその他のネットワーキング・デバイスのメインデータパスには接続されていません。Interlaken Look-Aside は Interlaken と直接の互換性はなく、別の動作モードと考えられます。
Interlaken (第 2 世代) インテル® FPGA IP ユーザーガイド ›
インテル® FPGA Interlaken Look-Aside IP
Interlaken Look-Aside 相互接続プロトコル
Interlaken Look-Aside IP コア は、Quality of Service (QoS) ルーティング、トラフィック・プロファイリング、ファイアウォール機能などのネットワーキング・アプリケーションで通常使用されるパケット分類のコプロセッシングに適しています。この IP の低レイテンシーなパケット・インターフェイスは、効率的なデータ処理能力と相まって、新しいネットワーク・アプリケーションに対応した高度な設計拡張性を実現しています。
この IP コアには、テクノロジーをリードするインテルのトランシーバーが含まれています。
- 物理媒体アタッチメント (PMA)
- 物理コーディング・サブレイヤー (PCS)
- メディア・アクセス・コントロール (MAC) レイヤー。
PCS および PMA レイヤーは、インテル® Stratix® 10、インテル® Arria® 10、Stratix® V、および Arria® V FPGA 内で強化されます。
機能
Interlaken Alliance が創設された 2007年からのメンバーであるインテルは、プロトコルの新機能とともに進化し続け、お客様に堅牢で実装が容易な Interlaken Look-Aside IP ソリューションを提供し続けています。インテル® FPGA Interlaken Look-Aside IP コアは、最大 300G の幅広いバンド幅を提供します。
Interlaken Look-Aside IP コアは、Interlaken Look-Aside Protocol Definition v1.1 に準拠しており、システム開発者は従来のパケット分類法に関連する計算上のボトルネックを解消することができます。また、インテルは、カスタマイズされた Interlaken Look-Aside IP ソリューションを提供します。詳細については、正規販売代理店にお問い合わせください。
- 最大 25 Gbps のデータレート
- 最大 24 のマルチレーン構成
- パケットモードのサポート
- 低レイテンシーデータパスの送受信
- BurstShort のサポート: 8 バイト以上
- 最大 2 本の論理チャネル
- インバンドフロー制御
- IP の完全統合 (MAC、PCS、PMA 層)
- 調整可能なプリエンファシスおよびイコライゼーション設定
- さまざまなアプリケーションのニーズに合わせた最適化を行うためのカスタム IP の提供
- インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの IP カタログから入手可能です。
インテルと Cavium が連携し提供する事前検証済パケット分類ソリューション
Cavium's NEURON サーチ・プロセッサー搭載の Stratix® V FPGA 上のインテル® FPGA Interlaken Look-Aside IP コアは、あらゆるネットワーキングまたはデータセンター・プラットフォームに簡単に実装できる実証済みのパケット分類ソリューションを提供します。
インテルと Cavium は、お客様の意思決定プロセスをさらに簡素化するため、この完全で高性能なチップセットによって実装可能な各種の相互運用モードと性能指標について解説する相互運用性レポートを作成しました。このレポートを入手するには、販売担当者にお問い合わせください。
インテルと Cavium 間の接続システム概要
システムの概要 | 詳細 |
---|---|
ハードウェア |
|
Interlaken Look-Aside IP コンフィグレーション設定 |
|
検索結果 |
|
IP の品質指標
基本 | |
---|---|
IP の初回リリース年 | 2012 |
サポートされるインテル® Quartus® ソフトウェアの最新バージョン | 20.2 |
ステータス | カスタマイズのリクエスト 1 |
提供内容 | |
製品に含まれるものは以下のとおりです。
|
すべてあり |
IP に同梱されるその他の提供物 | テストベンチとデザインサンプル |
エンドユーザーによる IP のコンフィグレーションが可能なパラメーター化された GUI | N |
IP コアがインテル® FPGA IP 評価モードサポートに対して有効になっている | N |
ソース言語 | Verilog |
テストベンチ言語 | Verilog |
同梱ソフトウェア・ドライバー | N |
ドライバーのオペレーティング・システム (OS) サポート | N/A |
導入 | |
ユーザー・インターフェイス | Avalon ST - like |
IP-XACT メタデータ | N |
検証 | |
サポートされるシミュレーター | NCSim、ModelSim、VCS/VCSMX、Xcelium |
検証済みハードウェア | あり、インテル® Arria® 10 FPGA トランシーバー・シグナル・インテグリティー開発キット、 インテル® Stratix® 10 FPGA シグナル・インテグリティー開発キット インテル® Agilex™ FPGA F シリーズ・トランシーバー SoC 開発キット |
業界標準のコンプライアンス・テストの実施 | N/A |
「あり」の場合、実施したテストの種類 | N/A |
該当する場合にベースとなるインテル® FPGA 製品 | N/A |
「あり」の場合、実施日 | N/A |
「なし」の場合、今後の予定 | N |
相互運用性 | |
IP における相互接続性テストの実施有無 | N |
該当する場合にベースとなるインテル® FPGA 製品 | |
相互接続性レポートの提供 | N |
- お近くの販売担当者にお問い合わせください。
† テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なります。システムやコンポーネント製品の購入を検討される場合は、ほかの情報や性能テストも参考にして、性能を総合的に評価してください。性能やベンチマーク結果についての詳細は、www.intel.com/benchmarks を参照してください。Intel、インテル、および Quartus は、Intel Corporation またはその子会社の商標です。
その他のリソース
IP のご紹介
ニーズに合ったインテル® FPGA Intellectual Property コアをお探しください。
テクニカルサポート
この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミアサポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。
IP の評価と購入
インテル® FPGA Intellectual Property コアの評価モードと購入情報。
インテル® FPGA IP を使用した設計
インテル® FPGA 向けに最適化された多様な既製 コアを提供するインテル® FPGA Intellectual Property (IP) を使用した設計の詳細をご覧ください。
IP ベース・スイート
インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料のインテル® FPGA IP コアライセンス
I-Tested
インテルは、検証済みのインテル® FPGA IP またはインテル® FPGA デザイン・ソリューション・ネットワーク・メンバーの IP コア に対して、相互接続性テスト済みまたは I-Tested の認定を授与します。
インテル® FPGA パートナーの IP
インテル® FPGA パートナーによる Intellectual Property コアのカタログは、インテル® ソリューション・マーケットプレースで閲覧できます。
デザイン例
インテル® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。
IP 認定
インテルは、インテル® FPGA ツールまたはインターフェース仕様とシームレスに連携する Intellectual Property コアの提供に取り組んでいます。
セールスへのお問い合わせ
インテル® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。