インテル® FPGA Interlaken Look-Aside IP

Interlaken Look-Aside はデータパス・デバイスと Look-Aside コプロセッサー間で、トランザクションに関連する短い転送の相互運用を可能にする拡張性に優れたプロトコルです。Look-Aside コプロセッサーは、データパスの「脇」に接続されており、スイッチ、ルーターまたはその他のネットワーキング・デバイスのメインデータパスには接続されていません。Interlaken Look-Aside は Interlaken と直接の互換性はなく、別の動作モードと考えられます。

インテル® FPGA Interlaken (第 2 世代) IP ユーザーガイド ›

インテル® FPGA Interlaken Look-Aside IP

Interlaken Look-Aside 相互接続プロトコル

Interlaken Look-Aside IP コアは、Quality of Service (QoS) ルーティング、トラフィック・プロファイリング、ファイアウォール機能などのネットワーキング・アプリケーションで通常使用されるパケット分類のコプロセッシングに適しています。この IP の低レイテンシーなパケット・インターフェイスは、効率的なデータ処理能力と相まって、新しいネットワーク・アプリケーションに対応した高度な設計拡張性を実現しています。

この IP コアには、テクノロジーをリードするインテルのトランシーバーが含まれています。

  • 物理媒体アタッチメント (PMA)
  • 物理コーディング・サブレイヤー (PCS)
  • メディアアクセス制御 (MAC) レイヤー。

PCS レイヤーと PMA レイヤーはインテル® Stratix® 10、インテル® Arria® 10、Stratix® V および Arria® V FPGA 内でハード化されています。

機能

Interlaken Alliance が創設された 2007年からのメンバーであるインテルは、プロトコルの新機能とともに進化し続け、お客様に堅牢で実装が容易な Interlaken Look-Aside IP ソリューションを提供し続けています。インテル® FPGA Interlaken Look-Aside IP コアは、最大 300G の幅広いバンド幅を提供します。

Interlaken Look-Aside IP コアは、Interlaken Look-Aside Protocol Definition v1.1 に準拠しており、システム開発者は従来のパケット分類法に関連する計算上のボトルネックを解消することができます。また、インテルは、カスタマイズされた Interlaken Look-Aside IP ソリューションを提供します。詳細については、正規販売代理店にお問い合わせください。

  • 最大 25 Gbps のデータレート
  • 最大 24 のマルチレーン構成
  • パケットモードのサポート
  • 低レイテンシー送受信データパス
  • BurstShort のサポート: 8 バイト以上
  • 最大 2 本の論理チャネル
  • インバンドフロー制御
  • IP の完全統合 (MAC、PCS、PMA 層)
  • 調整可能なプリエンファシスおよびイコライゼーション設定
  • さまざまなアプリケーションのニーズに合わせた最適化を行うためのカスタム IP の提供
  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの IP カタログから利用可能

インテルと Cavium が連携し提供する事前検証済パケット分類ソリューション

Cavium's NEURON サーチ・プロセッサー搭載の Stratix® V FPGA 上のインテル® FPGA Interlaken Look-Aside IP コアは、あらゆるネットワーキングまたはデータセンター・プラットフォームに簡単に実装できる実証済みのパケット分類ソリューションを提供します。

インテルと Cavium は、お客様の意思決定プロセスをさらに簡素化するため、この完全で高性能なチップセットによって実装可能な各種の相互運用モードと性能指標について解説する相互運用性レポートを作成しました。このレポートを入手するには、販売担当者にお問い合わせください。

インテルと Cavium 間の接続システム概要

システムの概要 詳細
ハードウェア
  • Stratix® V GX デバイス (5SGXMA7)
  • Cavium: NEURON Search プロセッサー評価ボード (EBA-NSP)
Interlaken Look-Aside IP コンフィグレーション設定
  • 4 レーン x 10.3125 Gbps
  • 8 レーン x 10.3125 Gbps
検索結果
  • 多様なパケットサイズのトラフィックを高い信頼性で正常に転送
  • 論理チャネルの処理を検証
  • 平均レイテンシーは 256 ns (インテル® FPGA ILA IP 上)
  • 12 バイト未満のパケットの最大パケット・スループットは、614 Mpps
すべてを表示 表示件数を減らす

IP ステータス

 

ステータス

カスタマイズ・リクエスト

注文コード

合計帯域幅

20G ～ <100G

IP-ILKN/50G

合計帯域幅

100G ～ <200G

IP-ILKN/10G

合計帯域幅

200G ～ <400G

IP-ILKN/200G
すべてを表示 表示件数を減らす

† テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なります。システムやコンポーネント製品の購入を検討される場合は、ほかの情報や性能テストも参考にして、性能を総合的に評価してください。性能やベンチマーク結果について、さらに詳しい情報をお知りになりたい場合は、http://www.intel.com/performance/ (英語) を参照してください。Intel、インテル、および Quartus は、アメリカ合衆国および / またはその他の国における Intel Corporation またはその子会社の商標です。

その他のリソース

IP のご紹介

ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。

テクニカルサポート

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

IP の評価と購入

Altera® FPGA Intellectual Property コアの評価モードと購入情報。

IP ベース・スイート

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。

デザイン例

Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

セールスへのお問い合わせ

Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

もっと見る 表示件数を減らす
製品の比較