イーサネット向けインテル® FPGA IP の製品ポートフォリオ
イーサネット向けインテル® FPGA IP の製品ポートフォリオ
トリプル・スピード・イーサネット
インテル® FPGA トリプル・スピード・イーサネット Intellectual Property (IP) は、すべてのインテル® FPGA ファミリーで 10Mbps、100Mbps、1Gbps のデータレートをサポートしています。この IP は、MAC のみ (外部 PHY チップとの接続用) または、SGMII プロトコルを用いた MAC + PHY モードで提供されます。
製品名 |
サポート対象デバイスファミリー |
|---|---|
Agilex™ 5 デバイス、Agilex™ 7 (E タイルおよび F タイル)、Arria® II、Arria® V、インテル® Arria® 10、Cyclone® IV、Cyclone® V、インテル® Cyclone® 10 GX、インテル® Cyclone® 10 LP、インテル® MAX® 10、Stratix® IV、Stratix® V、インテル® Stratix® 10 (E タイル)、インテル® Stratix® 10 (L タイルおよび H タイル) |
10G イーサネット
インテル® FPGA 10G イーサネット IP の IP ポートフォリオには、1G から 10G までのデータレートをサポートするさまざまなタイプの IP が含まれています。
製品名 |
デバイスサポート |
|---|---|
| GTS イーサネット FPGA ハード IP | Agilex™ 5 デバイス |
Arria® V GZ、インテル® Arria® 10 GT、インテル® Arria® 10 GX、インテル® Arria® 10 SX、Stratix® IV GT、Stratix® V E、Stratix® V GS、Stratix® V GT、Stratix® V GX、インテル® Stratix® 10 GX、インテル® Stratix® 10 MX、インテル® Stratix® 10 SX、インテル® Stratix® 10 TX |
|
Arria® V GT、Arria® V ST、Arria® V GZ、インテル® Arria® 10 GT、インテル® Arria® 10 GX、インテル® Arria® 10 SX、Cyclone® 10 GX、Stratix® IV GT、Stratix® V GX、Stratix® V GT、インテル® Stratix® 10 GX、インテル® Stratix® 10 MX、インテル® Stratix® 10 SX、インテル® Stratix® 10 TX |
|
Arria® V GZ、Arria® V ST、インテル® Arria® 10 GT、インテル® Arria® 10 GX、インテル® Arria® 10 SX、Stratix® V E、Stratix® V GS、Stratix® V GT、Stratix® V GX |
|
Agilex™ 5 デバイス、Agilex™ 7 デバイス、Arria® V GT、Arria® V GX、Arria® V SX、Arria® V ST、インテル® Arria® 10 GT、インテル® Arria® 10 GX、インテル® Arria® 10 SX、Cyclone シリーズ、インテル® Cyclone® 10 GX、インテル® Cyclone® 10 LP およびインテル® Stratix® 10 デバイス |
|
Agilex™ 7 デバイス |
|
Agilex™ 7 FPGA F シリーズ、インテル® Stratix® 10 MX、インテル® Stratix® 10 TX |
|
Agilex™ 7 デバイス、Arria® II GX、Arria® II GZ、Arria® V GT、Arria® V GX、Arria® V GZ、Arria® V ST、Arria® V SX、インテル® Arria® 10 GT、インテル® Arria® 10 GX、インテル® Arria® 10 SX, Cyclone® IV GX, Cyclone® V GT, Cyclone® V GX, Cyclone® V ST, Cyclone® V SX、インテル® Cyclone® 10 GX、インテル® Cyclone® 10 LP、インテル® Stratix® 10 デバイス、Stratix® III E、Stratix® IV GT、Stratix® IV GX、Stratix® V E、Stratix® V GT、Stratix® V GX |
|
Arria® V GT、Arria® V GX、Arria® V GZ、Arria® V ST、Arria® V SX、インテル® Arria® 10 GT、インテル® Arria® 10 GX、インテル® Arria® 10 SX、Cyclone® IV GX、Cyclone® V GT、Cyclone® V GX、Cyclone® V ST、Cyclone® V SX、Stratix® IV GT、Stratix® IV GX、Stratix® V GT、Stratix® V GX |
25G イーサネット
単一の 10G では帯域幅が足りない場合、複数の 10G チャンネルを使用するか、データレートを 25G に引き上げるという 2 つの非常に分かりやすい方法があります。
製品名 |
デバイスサポート |
|---|---|
| GTS イーサネット FPGA ハード IP | Agilex™ 5 デバイス |
インテル® Arria® 10 GT、インテル® Stratix® 10 GX、インテル® Stratix® 10 MX |
|
Agilex™ 7 デバイス |
|
Agilex™ 7 FPGA F シリーズ、インテル® Stratix® 10 MX、インテル® Stratix® 10 TX |
40G イーサネット
インテル® FPGA 40G イーサネット IP コアは、バックプレーン接続対応の KR4 および CR4 と高精度の時刻同期対応の IEEE 1588v2 を備えた 4 x 10G レーンを使用して、MAC および PHY 機能を実装します。
製品名 |
デバイスサポート |
|---|---|
Arria® V GZ、インテル® Arria® 10 GT、インテル® Arria® 10 GX、インテル® Arria® 10 SX、Stratix® IV GT、Stratix® V E、Stratix® V GS、Stratix® V GT、Stratix® V GX、インテル® Stratix® 10 GX、インテル® Stratix® 10 MX、インテル® Stratix® 10 SX |
|
Agilex™ 5 デバイス、Agilex™ 7 デバイス、インテル® Stratix® 10 デバイス |
|
Agilex™ 7 デバイス |
50G イーサネット
50GE 向けのインテル® FPGA IP は、4x12.5G または 2x25G の PCS モードをサポートする柔軟な設計になっています。
製品名 |
デバイスサポート |
|---|---|
インテル® Arria® 10 GT |
|
インテル® Stratix® 10 GX、インテル® Stratix® 10 MX、インテル® Stratix® 10 SX、インテル® Stratix® 10 TX |
|
インテル® Stratix® 10 デバイス |
|
Agilex™ 7 デバイス、インテル® Stratix® 10 デバイス |
|
Agilex™ 7 デバイス |
100G イーサネット
現在、イーサネットのプロトコルの中で、最も広く採用されているのは、100G プロトコルです。100G IP は、10G または 25G の複数のチャネルを活用します。インテルは、CAUI および CAUI-4 向けに、バックプレーン対応の 100G イーサネットと、IEEE 1588v2 対応の時刻の同期を提供しています。
| 製品名 | デバイスサポート |
|---|---|
Arria® V GZ、インテル® Arria® 10 GT、インテル® Arria® 10 GX、インテル® Arria® 10 SX、Stratix® IV GT、Stratix® V GS、Stratix® V GT、Stratix® V GX |
|
Agilex™ 7 デバイス |
|
Agilex™ 7 デバイス、インテル® Stratix® 10 MX、インテル® Stratix® 10 TX |
|
インテル® Stratix® 10 GX、インテル® Stratix® 10 MX、インテル® Stratix® 10 SX、インテル® Stratix® 10 TX |
|
Arria® V GZ、インテル® Arria® 10 GT、インテル® Arria® 10 GX、Stratix® IV GT、Stratix® V GS、Stratix® V GT、Stratix® V GX、インテル® Stratix® 10 GX、インテル® Stratix® 10 MX、インテル® Stratix® 10 SX |
400G とその先
インテルは、業界に先駆けて 2013年から 400G イーサネットに対応するデモンストレーションを行ってきました。Agilex™ 7 FPGA I シリーズの構成可能な 400GE ハード IP は、これらのデータレートでイーサネットを使用するアプリケーションにパフォーマンスおよび消費電力の利点を提供します。
インテルは、OFC 2022 において、2 つの F タイルを使用して、800G イーサネットが単一の Agilex™ 7 FPGA I シリーズで動作することを実証しました。
イーサネット IP サブシステム
イーサネット IP サブシステムにより、使いやすいメニュー主導のユーザー・インターフェイスを使用して、複雑なサブシステムを簡単に構成できます。これにより、さまざまな要件を持つ複数のポートを構成する際のフラストレーションが軽減されます。お客様は、サンプルデザインを作成、構成をシミュレートし、サポートされている開発キットまたはハードウェアでこれらのデザインを実行できます。