インテル® FPGA DisplayPort IP コア
インテルは現在、完全に VESA 準拠した インテル® FPGA DisplayPort* IP コア v1.4 を提供しています。DisplayPort* IP コアは、さまざまなアプリケーションにサービスを提供する多くのビデオ関連製品に広く見られ、次の機能を備えています。
- HBR3と合計32.4Gbpsの帯域幅のサポート–レーンあたり8.1 Gbps
- 将来の Display Stream Compression* (DSC) で8K60 を実現する
- 他のインテル® ビデオ Intellectual Property (IP) コアとのプラグ・アンド・プレイ
インテル® FPGA DisplayPort IP コア
新機能-DisplayPort* IP v1.4
インテルは現在、完全に VESA 準拠した インテル® FPGA DisplayPort* IP コア v1.4 を提供しています。DisplayPort* IP コアは、さまざまなアプリケーションにサービスを提供する多くのビデオ関連製品に広く見られ、次の機能を備えています。
HBR3と合計32.4Gbpsの帯域幅のサポート–レーンあたり8.1 Gbps
将来の Display Stream Compression* (DSC) で8K60 を実現する
他のインテル® ビデオ Intellectual Property (IP) コアとのプラグ・アンド・プレイ
今すぐ DisplayPort* インテル® FPGA IPコアで開発を始めましょう！
DisplayPort* は、放送、消費者、医療、産業、および軍事アプリケーションの業界リーダーによってサポートされている、ビデオおよびオーディオ用の高速シリアル・インターフェイス規格です。主として、映像ソースをコンピューター・モニターなどのディスプレイ機器に接続するために使用します。
インテル® FPGA DisplayPort* IP コアには次の利点があります。
- DisplayPortv* 1.4 による、より高い帯域幅
- ロイヤルティー・フリーの規格
- 4 レーンすべてでのデータ転送
- ラッチ付きケーブルによる確実な物理的な接続
- 1 本のケーブルで複数のモニターを利用できるマルチストリーム転送
VESA 認定インテル® FPGA DisplayPort* IP コアは、1.62、2.7、5.4、または 8.1Gbps の 1、2、または 4 つの差動データレーンを備えたレーンごとにレシーバーとトランスミッターを実装します。HDCP で暗号化された伝送は、新しくリリースされたインテル® FPGA HDCP コアを介して IP に統合することもできます。DSC は、インテルのパートナーの1つを介してIPに統合することもできます。詳細については、Bitec にお問い合わせください。
機能
| IP コア機能 | 詳細 |
|---|---|
| スケーラブルなメイン・データ・リンク |
|
| カラーサポート |
|
| トランシーバー・データ・インターフェイス | 40 ビット (4 シンボル) または 20 ビット (2 シンボル) |
| 1 クロック当たりの画素数 | 1 クロック当たり 1、2、4 画素 |
| オーディオ | 2 または 8 チャネルの組込みオーディオ |
| マルチストリーム転送 | 1 ～ 4 のソースおよびシンク・ビデオストリーム |
| HDCP［注: HDCP (高帯域幅デジタルコンテンツ保護) 機能は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションには含まれていません。HDCP 機能にアクセスするには、インテルにお問い合わせください］ | HDCP 1.3 および HDCP2.3 に対応 |
デバイスサポート
| FPGA | 20 ビット・モード 最大リンクレート |
40 ビット・モード 最大リンクレート |
バージョン |
|---|---|---|---|
| インテル® Stratix® 10 | 5.4 Gbps | 8.1Gbps | v1.2a/v1.4 |
| インテル® Cyclone® 10 | 5.4 Gbps | 8.1Gbps | v1.2a/v1.4 |
| インテル® Arria® 10 | 5.4 Gbps | 8.1Gbps [注: インテル® Arria® 10 の DP1.4 (8.1G) は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションでのみサポートされています。インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションでは、DP1.2 (5.4G) までの対応となります] | v1.2a/v1.4 |
| Cyclone® V | 2.7 Gbps | 2.7 Gbps | v1.1 |
| Arria® V GX デバイス | 2.7 Gbps | 5.4 Gbps | v1.2a |
| Arria® V GZ FPGA | 5.4 Gbps | 5.4 Gbps | v1.2a |
| Stratix® V | 5.4 Gbps | 5.4 Gbps | v1.2a |
品質指標
| 基本 | |
|---|---|
| IP の初回リリース年 | 2012 |
| サポートされるインテル® Quartus® Prime ソフトウェアの最新バージョン | ○ |
| ステータス | 実稼動 |
| 提供内容 | |
製品に含まれるものは以下のとおりです。
|
|
| IP に同梱されるその他の提供物 | なし |
| エンドユーザーによる IP のコンフィグレーションが可能なパラメーター化された GUI | ○ |
| IP コアがインテル® FPGA IP 評価モードサポートに対して有効になっている | ○ |
| ソース言語 | Verilog と VHDL の両方 |
| テストベンチ言語 | Verilog と VHDL の両方 |
| 同梱ソフトウェア・ドライバー | ☓ |
| ドライバーのオペレーティング・システム (OS) サポート | N/A |
| 導入 | |
| ユーザー・インターフェイス | その他 (ビデオデータ) |
| IP-XACT メタデータ | ☓ |
| 検証 | |
| サポートされるシミュレーター | ModelSim、VCS、Riviera-PRO、Xcelium |
| 検証済みハードウェア | インテル® Stratix® 10、インテル® Cyclone® 10、インテル® Arria® 10、Stratix® V、Cyclone® V、Arria® V GX、Arria® V GZ |
| 業界標準のコンプライアンス・テストの実施 | ○ |
| ｢あり｣の場合、実施したテストの種類 | VESA DisplayPort Link Layer CTS |
| ｢あり｣の場合、使用したインテル® FPGA デバイス | インテル® Arria® 10 および Arria® V FPGA |
| ｢なし｣の場合、今後の予定 | N/A |
| 相互運用性 | |
| IP における相互接続性テストの実施有無 | ○ |
| ｢あり｣の場合、使用したインテル® FPGA デバイス | インテル® Stratix® 10、Cyclone® 10、インテル® Arria® 10、Stratix® V、Cyclone® V、Arria® V |
| 相互接続性レポートの提供 | セールスへのお問い合わせ |
スタートガイド
デザインサンプルと開発キット
次のデザイン例は、開発キット上で実行することができます。それぞれのブロック図は下に示します。
Intel および Quartus は、アメリカ合衆国および / またはその他の国における Intel Corporation またはその子会社の商標です。
その他のリソース
IP のご紹介
ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。
テクニカルサポート
この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。
IP の評価と購入
Altera® FPGA Intellectual Property コアの評価モードと購入情報。
IP ベース・スイート
インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。
デザイン例
Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。
セールスへのお問い合わせ
Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。