インテル® FPGA Viterbi IP コア

Viterbi インテル® FPGA IP コアは、幅広い標準の Viterbi デコーダーを実装する高性能のソフトデシジョン Viterbi intellectual property (IP) 機能を生成します。

Viterbi IP コアのユーザーガイドを読む ›

インテル® FPGA Viterbi IP コア

ビタビ復号 (最尤復号、前方動的計画法とも呼ばれる) は、漸近的に最適な復号技術を用いてたたみ込み符号を復号する最も一般的な方法です。ビタビ復号は、最適な網羅的探索を行う効率的な再帰的アルゴリズムです。たたみ込みエンコーダーとビタビデコーダーは通常、通信チャネルなどのノイズの多いチャネルでエラー訂正を提供するために一緒に使用されます。たとえば、通信チャネル。

機能

Viterbi インテル® FPGA IP コアの機能は以下を含みます。

  • 以下を備えた高速並列アーキテクチャー
  • 240 Mbps を超えるパフォーマンス
  • 完全な並列動作
  • 強化されたブロック デコードと連続デコード
  • 低速から中速のハイブリッド・アーキテクチャー
  • ACS (アド・コンペア・アンド・セレクト) ユニットの数の設定
  • メモリーベースのアーキテクチャー
  • 幅広いパフォーマンスとロジック領域
  • 以下を含む完全にパラメータ化されたビタビデコーダー:
  • コード化されたビットの数
  • 制約の長さ
  • ソフトビットの数
  • トレースバック長
  • 符号化された各ビットの多項式
  • 可変制約の長さ
  • 変調サポート
  • トレリス符号化変調 (TCM) オプション
  • シミュレーションと検証
  • デコーダーを検証するための VHDL テストベンチ
  • インテル FPGA 対応 VHDL および Verilog HDL シミュレーターでの使用のための Intellectual Property (IP) 機能シミュレーション・モデル
  • インターフェイスとツール
  • Avalon ストリーミング・インターフェイス
  • DSP Builder for インテル® FPGA

その他のリソース

IP のご紹介

ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。

テクニカルサポート

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

IP の評価と購入

Altera® FPGA Intellectual Property コアの評価モードと購入情報。

IP ベース・スイート

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。

デザイン例

Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

セールスへのお問い合わせ

Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

もっと見る 表示件数を減らす
製品の比較