インテル® FPGA Turbo IP

インテル® FPGA Turbo IP コアは、UMTS および LTE 規格をサポートする前方誤り訂正符号 CODEC です。Turbo IP Core は、エンコーダーまたはデコーダーとしてパラメータ化することができます。

インテル® FPGA Turbo IP ユーザーガイド ›

インテル® FPGA Turbo IP

機能

  • 3GPP LTE 準拠
  • 3GPP UMTS に準拠し、40 ～ 5,114 のブロックサイズをサポート
  • パフォーマンス・シミュレーションまたは RTL テストベクトル生成用の C/MATLAB ビット精度モデル
タイプ 機能

デコーダー
  • LTE 上の LTE-A チャネル符号化強化のための Successive Interface Cancelling (SIC)。
  • インターリーバーのサイズと反復回数のランタイム・パラメーター。
  • 巡回冗長検 (CRC) による早期終了。
  • 並列エンジンの数、デコード　アルゴリズムの選択、入力精度、出力サイズなどのコンパイル時のパラメーター。
  • 遅延の少ないリアルタイム・アプリケーションのためのダブルバッファリング (前のデータブロックを処理しながらデコーダがデータを受け取ることができる)。
  • 外部メモリーは必要ありません。

エンコーダー
  • 3GPP LTE および LTE-A に準拠。
  • 3GPP UMTS に準拠し、40 ～ 5,114のブロックサイズをサポート。
  • インターリーバーのブロックサイズをランタイムで選択可能。
  • コードレート 1/3 のみ。
  • その他のコードレートについては、外部のレートマッチングを使用してください。
  • ダブルバッファリングにより、エンコーダーは前のデータブロックを処理しながらデータを受信することができます。
すべてを表示 表示件数を減らす

その他のリソース

IP のご紹介

ニーズに合ったインテル® FPGA Intellectual Property コアをお探しください。

テクニカルサポート

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミアサポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

IP の評価と購入

インテル® FPGA Intellectual Property コアの評価モードと購入情報。

インテル® FPGA IP を使用した設計

インテル® FPGA 向けに最適化された多様な既製 コアを提供するインテル® FPGA Intellectual Property (IP) を使用した設計の詳細をご覧ください。

IP ベース・スイート

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料のインテル® FPGA IP コアライセンス

I-Tested

インテルは、検証済みのインテル® FPGA IP またはインテル® FPGA デザイン・ソリューション・ネットワーク・メンバーの IP コア に対して、相互接続性テスト済みまたは I-Tested の認定を授与します。

インテル® FPGA パートナーの IP

インテル® FPGA パートナーによる Intellectual Property コアのカタログは、インテル® ソリューション・マーケットプレースで閲覧できます。

デザイン例

インテル® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

IP 認定

インテルは、インテル® FPGA ツールまたはインターフェース仕様とシームレスに連携する Intellectual Property コアの提供に取り組んでいます。

セールスへのお問い合わせ

インテル® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

もっと見る 表示件数を減らす
製品の比較