Reed-Solomon コンパイラー IP コア

Reed-Solomon (RS) コンパイラーは、完全にパラメータ化された RS コーダと RS デコーダを提供します。RS エンコーダーとデコーダー　(CODEC) は、データの保存、検索、送信などの幅広いデジタル信号処理 (DSP) アプリケーションにおいて、エラー検出と修正のために広く使用されています。

Reed-Solomon コンパイラー・ユーザーガイドを読む ›

Reed-Solomon コンパイラー IP コア

注意: Reed-Solomon IP コアは現在廃止されています。詳細については、製品中止のお知らせ PDN1410 を参照してください。

機能

RS　コンパイラーには次のようなオプションがあります。

  • 消去サポートオプション: エラーの位置をデコーダーに指定すると、RS デコーダーはチェックシンボル数までシンボルエラーを修正することができます。
  • 可変符号化または可変復号化: 符号化または復号化の際に、コードワードあたりの総シンボル数とチェックシンボル数を、最小許容値から選択された値までリアルタイムに変化させることができます。
  • エラーシンボルの出力: RS デコーダーがエラー値とその位置を求め、ガロア体で入力値に加算して出力します。
  • ビットエラー出力: スプリットカウントまたはフルカウントのいずれか

RS コンパイラーは、完全にパラメータ化された RS 関数を生成し、以下のパラメータを設定することができます。

  • シンボルあたりのビット数
  • コードワードあたりのシンボル数
  • コードワードあたりのチェックシンボル数
  • フィールド多項式
  • 発生多項式の初根
  • 生成多項式の根の間の空間

RS 機能には他にも以下のような機能があります。

  • デコーダ機能:
  • 変数オプション
  • 消去サポートオプション
  • エンコーダー機能の可変アーキテクチャー
  • 短縮コードワードのサポート
  • 1999 年 5 月のテレメトリ・チャネル・コーディングに関する宇宙データシステム諮問委員会 (CCSDS) の推奨事項に準拠
  • インテル® FPGA 対応 VHDL および Verilog HDL シミュレーターでの使用のための Intellectual Property (IP) 機能シミュレーション・モデル
  • 使いやすい IP ツールベンチ・インターフェイス
  • パラメータ化されたエンコーダーまたはデコーダーの生成
  • カスタマイズされたテストベンチとカスタマイズされた Tcl スクリプトの生成
  • DSP Builder for インテル® FPGA 対応

その他のリソース

IP のご紹介

ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。

テクニカルサポート

この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。

IP の評価と購入

Altera® FPGA Intellectual Property コアの評価モードと購入情報。

IP ベース・スイート

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。

デザイン例

Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。

セールスへのお問い合わせ

Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

もっと見る 表示件数を減らす
製品の比較