FPGA AI スイート

FPGA AI スイートにより、FPGA 設計者、機械学習エンジニア、ソフトウェア開発者は最適化した FPGA AI プラットフォームを効率的に作成することができます。このスイート内のユーティリティーは、TensorFlow や PyTorch、OpenVINO ツールキットなど、業界でよく使用されているフレームワークを使用して、AI 推論用の FPGA 開発を高速化します。また、Quartus Prime 開発ソフトウェアでは、堅牢かつ実績のある FPGA 開発フローも利用できます。

FPGA AI スイート: 入門ガイドを読む ›

FPGA AI スイート

FPGA による AI 推論開発フロー

この開発フローでは、ハードウェアとソフトウェアのワークフローをエンドツーエンドの汎用 AI ワークフローにシームレスに組み合わせています。手順は次のとおりです。

1.OpenVINO™ モデル・オプティマイザーは、トレーニング済みモデルを中間表現のネットワーク・ファイル (.xml) と重み、バイアス・ファイル (.bin) に変換します。

2.インテル® FPGA AI スイートのコンパイラーは、以下のように使用されます。

  • 指定のアーキテクチャー・ファイルの推定領域またはパフォーマンス指標を提供するか、最適化したアーキテクチャー・ファイルを作成します。(アーキテクチャーとは、PE アレイのサイズ、精度、アクティベーション機能、インターフェイスの幅、ウィンドウのサイズなど推論 IP パラメーターのことを指します。)
  • ネットワーク・ファイルを .bin ファイルにコンパイルし、FPGA と CPU (またはその両方) のネットワーク・パーティションと、重みとバイアスを設定します。

3.コンパイル済みの .bin ファイルは、実行中にユーザー推論アプリケーションでインポートされます。

  • ランタイム・アプリケーション・プログラミング・インターフェイス (API) は、推論エンジン API (ランタイム・パーティション CPU と FPGA、スケジュール推論) と FPGA AI (DDR メモリー、FPGA ハードウェア・ブロック) が含まれています。

4.リファレンス・デザインは、ホストレス推論操作をサポートする、ホスト・プロセッサー (x86 および Arm プロセッサー) と、FPGA 上での .bin のインポートと推論の実行に関する基本的な操作を実証するために利用できます。

5.FPGA AI スイート IP のソフトウェア・エミュレーションは、OpenVINO™ プラグイン・インターフェイスを通じてアクセス可能であり、ハードウェアにアクセスすることなく、FPGA AI IP の精度を迅速に評価できます (Agilex™ 5 FPGA でのみ利用可能)。

注:

サポートされているデバイス: Agilex™ 5 FPGA、Agilex™ 7 FPGA、Cyclone® 10 GX FPGA、Arria® 10 FPGA

テスト済みのネットワーク、レイヤー、アクティベーション機能2:

  • ResNet-50、MobileNet v1/v2/v3、YOLO v3、TinyYOLO v3、UNET、i3d
  • 2D Conv、3D Conv、完全接続、Softmax、BatchNorm、EltWise Mult、クランプ
  • ReLU、PReLU、Tanh、Swish、Sigmoid、Reciprocal

システムレベルのアーキテクチャー

FPGA AI スイートは、さまざまなシステムレベルの使用事例に対して、柔軟性に優れ、構成可能です。図 1. FPGA AI スイートの IP をシステムに組み込む一般的な方法を一覧表示します。このユースケースは、最適化されたエンベデッド・プラットフォームから、ホスト CPU (インテル® Core™ プロセッサー、Arm プロセッサー) 搭載のアプリケーション、インテル® Xeon® プロセッサー搭載データセンター環境まで、さまざまな分野にわたります。ホストレス・デザインと Nios® V プロセッサーなどのソフト・プロセッサーをサポートします。

図 1: 一般的なFPGA AI スイートのシステムトポロジー

CPU オフロード

AI アクセラレーター

多機能 CPU オフロード

AI アクセラレーター + 追加のハードウェア機能

取り込み / インライン処理 + AI

AI アクセラレーター + 直接取り込みとデータストリーミング

組込み SoC FPGA + AI

AI アクセラレーター + データ取り込みとデータストリーミング + ハードウェア機能 +

エンベデッド Arm または Nios® V プロセッサー

もっと見る 表示件数を減らす
製品の比較

免責事項

1

ソフトウェア・エミュレーションとハードウェア間のわずかな丸め誤差は、通常、ULP (units of least precision) が 2 未満の誤差となります。

2

リストにないネットワークや機能の詳細については、インテル・セールスまでお問い合わせください。