Cyclone® V FPGA & SoC FPGA
従来世代の製品に比べて最大 40% 低いトータル消費電力を実現し、効率的なロジック統合機能に加え、トランシーバー内蔵バージョンや Arm* ベースのハード・プロセッサー・システムを搭載したインテル® FPGA & SoC 製品があります。 Cyclone® V FPGA は、市場有数の低コスト、低消費電力に加え、量産アプリケーションの差別化に必要なレベルの性能を提供します。 以下の群から選択: ロジックのみの Cyclone® V E FPGA、3.125Gbps トランシーバー搭載 Cyclone® V GX FPGA、6.144Gbps トランシーバー搭載 Cyclone® V GT FPGA、Arm* ベースのハード・プロセッサーシステム (HPS) およびロジック搭載 Cyclone® V SE SoCs、Arm* ベースの HPS および 3.125Gbps トランシーバー搭載 Cyclone® V SX SoC、Arm* ベースの HPS および 6.144Gbps トランシーバー搭載 Cyclone® V ST SoC
こちらもご覧ください: Cyclone® V FPGA デザイン・ソフトウェア、デザインストア、ダウンロード、ドキュメント、コミュニティー、およびサポート
Cyclone® V FPGA & SoC FPGA
Cyclone® V FPGA は、量産アプリケーションの差別化を図ることができる最適な性能と、低システムコストおよび低消費電力を実現します。従来世代の製品に比べて最大 40% 低いトータル消費電力を実現し、効率的なロジック統合機能に加え、トランシーバー内蔵バージョンや Arm* ベースのハード・プロセッサー・システムを搭載したインテル® FPGA & SoC 製品があります。
Cyclone® V GX スターター開発キットの購入はこちらから。
Cyclone® V E FPGA
ロジックと DSP 用の広範なアプリケーションを実現できる、低いシステムコストと消費電力に最適化された FPGA。
Cyclone® V GX FPGA
614 Mbps ～ 3.125 Gbps のトランシーバー・アプリケーションの実現に最適化された低コスト、低消費電力の FPGA。
Cyclone® V GT FPGA
6.144 Gbps トランシーバー・アプリケーションを実現する低コスト、低消費電力の FPGA。
Cyclone® V SE FPGA
幅広い一般的なロジックと DSP アプリケーション向けに最適化された低コスト、低消費電力の Arm* Cortex*-A9 MPCore* プロセッサー・システムを搭載
Cyclone® V SX FPGA
614Mbps ～ 3.125Gbps のトランシーバー・アプリケーションを実現する低コスト、低消費電力の Arm* Cortex*-A9 MPCore* プロセッサー・システムを搭載
Cyclone® V ST FPGA
Arm* Cortex-A9 MPCore プロセッサー・システム搭載 - 6.144Gbps トランシーバー・アプリケーションを実現する業界トップの低コスト、低消費電力。
利点
コスト重視の量産アプリケーションに最適
Cyclone® V FPGA は、プロトコル・ブリッジング、モーター制御ドライブ、放送ビデオ・コンバーター / キャプチャー・カード、ポータブル機器などの量産アプリケーションに最適です。さまざまな市場における Cyclone® V FPGA の利点を参照してください。
SoC FPGA – カスタマイズ可能な Arm* プロセッサー・ベースの SoC
SoC FPGA は、プロセッサー、ペリフェラル、およびメモリー・コントローラーで構成されるハード・プロセッサー・システム (HPS) を、高帯域幅インターコネクト・バックボーンによって FPGA ファブリックと統合することにより、システム消費電力、システムコスト、ボードスペースを低減します。HPS とインテルの 28nm 低消費電力 FPGA ファブリックの組み合わせにより、Cyclone® V FPGA の柔軟性、低消費電力、低コストを備えたアプリケーション・クラスの Arm* プロセッサーの性能とエコシステムが実現します。
システム統合によるシステム全体のコストの削減
Cyclone® V FPGA は内蔵される多数のハード IP ブロックにより、製品の差別化が図れる一方、全体のシステムコストと消費電力を低減し、デザインの開発期間を短縮することができます。主なハード IP ブロックは以下のとおりです。
- 400MHz DDR3 SDRAM をサポートするハード・メモリー・コントローラーは、オプションでエラー訂正コード (ECC) に対応
- マルチファンクション対応 PCI Express* (PCIe*) Gen2
- 可変精度デジタル信号処理 (DSP) ブロック
- HPS デュアルコア Arm* Cortex-A9 MPCore プロセッサー
業界をリードする低消費電力と低システムコスト
- Cyclone® IV GX FPGA に比べ最大 40% 低いトータル消費電力を実現
- 低消費電力のシリアル・トランシーバー (5Gbps トランシーバーでチャネルあたり 88mW の最大消費電力)
- 4,000MIPS (Dhrystones 2.1 ベンチマーク) を超える処理性能を 1.8W 以下で実現 (SoC FPGA)
- ハード IP ブロックの増加により、さらなる低消費電力化を実現
また、わずか 2 つの電源レギュレーター電圧のみで動作可能であることや、小型パッケージを含むワイヤーボンド・パッケージで提供されることもコスト削減に貢献します。
Arm* ベースの HPS
Cyclone® V SoC FPGA の HPS は、デュアルコア Arm* Cortex-A9 MPCore プロセッサー、多様なペリフェラル群、FPGA 内のロジックと共有されるマルチポート・メモリー・コントローラーで構成され、以下により、プログラマブル・ロジックの柔軟性とハード IP (知的財産) のコスト削減をもたらします。
- 最大周波数 925 MHz のシングルコア・プロセッサーまたはデュアルコア・プロセッサー。
- ハード化されたエンベデッド・ペリフェラルにより、プログラマブル・ロジックへのペリフェラル機能の実装が不要になり、より多くの FPGA リソースをアプリケーション固有のカスタムロジックに利用できるようになるほか、消費電力の削減にもつながります。
- ハード化されたマルチ・メモリー・コントローラーは、プロセッサーや FPGA ロジックで共有され、統合されたエラー修正コード (ECC) サポートを備えた DDR2、DDR3、LPDDR2 デバイス をサポートして、信頼性のある安全性重視のアプリケーションを実現します。
高帯域幅インターコネクト
HPS と FPGA ファブリック間の高スループット・データ・パスは、2 チップ・ソリューションでは実現不可能なレベルのインターコネクト性能を提供します。この緊密な統合により、以下を実現します。
- 100 Gbps を超えるピーク帯域幅。
- 統合データ・コヒーレンシー。
- プロセッサーと FPGA 間の外部 I/O パスの排除による、システム消費電力の大幅削減。
柔軟な FPGA ファブリック
FPGA ロジック・ファブリックを使用して、カスタム IP のほか、インテルまたはインテルのパートナーが提供するコンフィグレーション済みの標準 IP をデザインに実装することで、システムの差別化を図ることができます。これにより、以下のことが可能になります。
- 各種インターフェイス / プロトコル規格および規格変更に素早く対応。
- FPGA へのカスタム・ハードウェアの追加により、タイム・クリティカルなアルゴリズムの高速化や高い競争力を実現。
- ASIC で必要となる広範なデザイン、検証、単発工程 (NRE) のコストは不要で、カスタム Arm* プロセッサーを迅速に導入できます。
アーキテクチャーの重要性
Cyclone® V SoC FPGA には多くのハード IP ブロックが統合されているため、システム全体のコストや消費電力の削減およびデザイン時間の短縮が可能です。SoC FPGA は単なるパーツの集合体ではありません。プロセッサーと FPGA システムの連携次第で、システムの性能、信頼性、および柔軟性が大きく左右されます。インテルの SoC FPGA は以下を目的に設計されています。
- プロセッサー・ブートや FPGA コンフィグレーション・シーケンスの柔軟性、プロセッサーのリセットに対するシステムの反応、2 チップ・ソリューションの独立したメモリー・インターフェイスを維持。
- 統合型 ECC を使用してデータの完全性と信頼性を維持。
- 統合型メモリー保護ユニットにより、プロセッサーと FPGA で共有される DRAM メモリーを保護。
- インテル® FPGA 対応のデバッグ機能により、システムレベルのデバッグを実現。
すべての SoC FPGA が同じように作られているわけではなく、 アーキテクチャーの重要性
アプリケーションに適した SoC FPGA を選択するには、どうすればよいのでしょうか？その方法を解説するために、プロセッサーの専門家である Jim Turley 氏の短編ビデオシリーズなど膨大なリソースを用意しました。
機能
アーキテクチャー
30 本以上のグローバル・クロック・ツリーを持つ、消費電力を最適化したインテルの高性能 MultiTrack 配線アーキテクチャー。
メモリー
マルチポート・メモリー・コントローラー・ハード Intellectual Property (IP) ブロックは、かつてないレベルの生産性と｢Time-To-Market (市場投入までの時間)｣の短縮を実現します。
電源
インテルは Cyclone® V FPGA の低消費電力化を大幅に進めました。
プロセッサー
925 MHz のデュアルコア Arm* Cortex*-A9 MPCore* プロセッサー。
トランシーバー
Cyclone® V FPGA ファミリーは、利用可能なすべてのトランシーバー・リソースをフルに活用し、より小規模かつ低コストのデバイスで設計することを可能にします。
Cyclone® V SoC FPGA のアーキテクチャー
Cyclone® V SoC FPGA デバイスでは、強力なデュアルコア Arm* Cortex-A9 MPCore プロセッサーを中心に、豊富な周辺機器とハード化されたメモリー・コントローラーが利用できます。最大 110K LE (ロジックエレメント) の FPGA ファブリックは、100 Gbps を超える高速インターコネクト・バックボーンを介してハード・プロセッサー・システム (HPS) に接続されています。
アプリケーションに最適な SoC FPGA を選択する方法を詳しく知る
デザインツール
インテル® Quartus® Prime 開発ソフトウェア
インテル® Quartus® Prime 開発ソフトウェア・スイートは、インテル® SoC FPGA を使用した開発に必要な機能をすべて備えています。GUI とアイデアの実現を支援するテクノロジーを備えた完全な開発パッケージです。インテル® Quartus® Prime 開発ソフトウェアには、デザイン構築を容易にするために以下の生産性ツールが含まれています:
- インテル® FPGA SDK for OpenCL テクノロジー 1
- プラットフォーム・デザイナー (旧 Qsys)
- システム・コンソール・デバッグ・ツールキット
- トランシーバー・ツールキット
- タイミング・アナライザー
- 消費電力アナライザー
インテル® SoC FPGA エンベデッド開発スイート
インテル® SoC FPGA エンベデッド開発スイート (SoC EDS) を使用すれば、ファームウェアおよびソフトウェアの開発を今すぐ開始できます。この包括的なツールスイートには、以下が含まれています。
- 開発ツール
- ユーティリティー・プログラム
- ランタイム・ソフトウェア
- アプリケーション例
インテル® SoC EDS の中核なるのは、Arm* Development Studio 5 (DS-5) Intel® SoC FPGA Edition です。このツールキットは、Arm* DS-5 の先進的なマルチコアデバッグ機能と FPGAとの対応性を兼ね備えており、チップ全体のデバッグにおける卓越した可視性と制御性を実現します。
エコシステム
インテル® SoC FPGA は Arm* プロセッサーを搭載し、Arm* エコシステムの強みを継承しています。インテルとエコシステム・パートナーは、各開発ニーズに応じて幅広い選択肢を提供します。
アプリケーション
Cyclone® V FPGA は、システムコストと消費電力を低減した FPGA ソリューションで、スモール・フォーム・ファクター (最小 11x11 mm2) も実現しています。これらの優位性に加え、性能とロジック使用率にも優れているため、量産アプリケーションの差別化に最適なデバイスです。コア FPGA ファブリックには、可変精度デジタル信号処理 (DSP) ブロック、マルチポート・メモリー・コントローラー、マルチファンクション対応 PCI Express* Gen2 ハード IP などの多数のハード Intellectual Property (IP) ブロックが搭載されており、より少ないトータル・システム・コストとデザイン時間で、より多くの機能を実現できます。これらのハード IP ブロックは、すぐに使用可能なため、開発プロセスを容易にし、消費電力も低減します。また、ハード化されたメモリー・コントローラーの場合、ソフトロジックの使用に比べてボード面積の削減が可能です。これにより、より多くのロジックリソースを独自の機能に充てることができるため、製品の差別化にもつながります。
免責事項
OpenCL™ および OpenCL™ ロゴは、Apple Inc. の商標であり、Khronos の許諾を得て使用されています。