Cyclone® V FPGA & SoC FPGA

コスト重視の量産アプリケーションに最適

Cyclone V FPGA は、プロトコル・ブリッジング、モーター制御ドライブ、放送ビデオ・コンバーター / キャプチャー・カード、ハンドヘルド機器などの量産アプリケーションに最適です。

SoC FPGA – カスタマイズ可能な ARM* プロセッサー搭載 SoC

SoC FPGA は、プロセッサー、ペリフェラル、およびメモリー・コントローラーで構成されるハード・プロセッサー・システム (HPS) を、高帯域幅インターコネクト・バックボーンにより FPGA ファブリックと統合することにより、システム消費電力、システムコスト、ボードスペースを低減します。HPS とインテルの 28nm 低消費電力 FPGA ファブリックの組み合わせは、Cyclone V FPGA の柔軟性、低コスト性、低消費電力性を備えたアプリケーション・クラスの ARM プロセッサーの性能とエコシステムを提供します。

システム統合によるシステム全体のコストの削減

Cyclone V FPGA は内蔵される多数のハード IP ブロックにより、製品の差別化が図れる一方、全体のシステムコスト、消費電力を低減し、デザインの開発期間を短縮することができます。主なハード IP ブロックは以下のとおりです。

• ハード・メモリー・コントローラーの 400MHz DDR3 SDRAM 対応とオプションのエラー訂正コード (ECC)
• マルチファンクション対応 PCI Express (PCIe) 2.0
• 可変精度デジタル信号処理 (DSP) ブロック
• HPS デュアルコア ARM Cortex-A9 MPCore プロセッサー

業界をリードする低消費電力と低システムコスト

• Cyclone® IV GX FPGA に比べ最大 40% 総消費電力を低減
• 低消費電力のシリアル・トランシーバー (5Gbps トランシーバーでチャネル当たり 88mW の最大消費電力)
  
• 4,000MIPS (Dhrystone 2.1 ベンチマーク) を超える処理性能を 1.8W 以下で実現 (SoC FPGA向け)。
• ハード IP ブロックの増加により、さらなる低消費電力化を実現

また、このFPGAは2つの電源レギュレータ電圧のみを必要とし、小型フォームファクタオプションを備えたワイヤーボンドパッケージで提供されるため、コストが削減されます。

Arm* ベースの HPS

Cyclone V SoC FPGA HPS は、デュアルコア Arm* Cortex*-A9 MPCore プロセッサー、多様なペリフェラル群、およびFPGA内のロジックと共有されるマルチポート・メモリー・コントローラーで構成されており、プログラマブル・ロジックの柔軟性とハード IP (知的財産) のコスト削減をもたらします。

• 最大周波数 925MHz のシングルコア・プロセッサーまたはデュアルコア・プロセッサー。
• ハード化されたエンベデッド・ペリフェラルにより、プログラマブル・ロジックへのペリフェラル機能の実装が不要になり、より多くの FPGA リソースをアプリケーション固有のカスタムロジックに利用できるようになるほか、消費電力の削減にもつながります。
• ハード化されたマルチポート・メモリー・コントローラーは、プロセッサーと FPGA ロジックにより共有され、DDR2/DDR3/LPDDR2 デバイスに対応し、組み込みの ECC (エラー訂正コード) 機能により、高信頼性アプリケーションや安全性を重視するアプリケーションに適応します。

高帯域幅インターコネクト

HPS と FPGA ファブリック間の高スループット・データ・パスは、2 チップ・ソリューションでは実現不可能なレベルのインターコネクト性能を提供します。この緊密な統合により、以下を実現します。

• 100Gbps を超えるピーク帯域幅。
• 統合データ・コヒーレンシー。
• プロセッサーと FPGA 間の外部 I/O パスの排除による、システム消費電力の大幅削減。

柔軟な FPGA ファブリック

FPGA ロジック・ファブリックを使用して、カスタム IP のほか、インテルまたはインテルのパートナーが提供するコンフィグレーション済みの標準 IP をデザインに実装することで、システムの差別化を図ることができます。これにより、以下のことが可能になります。

• 各種インターフェイス / プロトコル規格および規格変更に素早く対応。
• FPGA へのカスタム・ハードウェアの追加により、タイム・クリティカルなアルゴリズムの高速化や高い競争力を実現。
• ASIC のような大掛かりなデザイン、検証、および NRE コストを必要とせずに、カスタム Arm* プロセッサーを迅速に展開。

アーキテクチャーの重要性

Cyclone V SoC FPGA には多くのハード IP ブロックが統合されているため、システム全体のコスト、消費電力、および設計時間の短縮が可能です。SoC FPGAは単なるパーツの集合体ではありません。プロセッサーと FPGA システムの連携次第で、システムの性能、信頼性、および柔軟性が大きく左右されます。以下を実現するように設計されています。

• プロセッサー・ブートや FPGA コンフィグレーション・シーケンスの柔軟性、プロセッサーのリセットに対するシステムの反応、2 チップ・ソリューションの独立したメモリー・インターフェイスを維持。
• 統合 ECC (エラー訂正コード) により、データの完全性と信頼性を確保。
• 統合型メモリー保護ユニットにより、プロセッサーと FPGA で共有される DRAM メモリーを保護。
• デバイス全体の比類のない可視性と制御性を実現する対応デバッグ機能により、システムレベルのデバッグを実現。