Cyclone® V FPGA および SoC FPGA

Cyclone® V E FPGA

ロジックと DSP 用の広範なアプリケーションを実現できる、低いシステムコストと消費電力に最適化された FPGA。

Cyclone® V GX FPGA

614 Mbps ～ 3.125 Gbps のトランシーバー・アプリケーションの実現に最適化された低コスト、低消費電力の FPGA。

Cyclone® V GT FPGA

6.144 Gbps トランシーバー・アプリケーションを実現する低コスト、低消費電力の FPGA。

Cyclone® V SE FPGA

幅広い一般的なロジックと DSP アプリケーション向けに最適化された低コスト、低消費電力の ARM Cortex A9 MPCore プロセッサー・システムを搭載

Cyclone® V SX FPGA

614Mbps ～ 3.125Gbps のトランシーバー・アプリケーションを実現する低コスト、低消費電力の ARM Cortex A9 MPCore プロセッサー・システムを搭載

Cyclone® V ST FPGA

Arm Cortex-A9 MPCore プロセッサー・システム搭載 - 6.144Gbps トランシーバー・アプリケーションを実現する業界トップの低コスト、低消費電力。

コスト重視の量産アプリケーションに最適

Cyclone® V FPGA は、プロトコル・ブリッジング、モーター制御ドライブ、放送ビデオ・コンバーター およびキャプチャー・カード、ハンドヘルド機器などの大規模アプリケーションに最適です。さまざまな市場セグメントにおける Cyclone® V FPGA の利点の詳細。

SoC FPGA – カスタマイズ可能な Arm プロセッサー搭載 SoC

SoC FPGA は、プロセッサー、ペリフェラル、およびメモリー・コントローラーで構成されるハード・プロセッサー・システム (HPS) を、高帯域幅インターコネクト・バックボーンを使用する FPGA ファブリックと統合することにより、システム消費電力、システムコスト、ボードスペースを低減します。HPS とインテルの 28nm 低消費電力 FPGA ファブリックの組み合わせは、アプリケーション・クラスの Arm プロセッサーの性能とエコシステムを、そして Cyclone® V FPGA の柔軟性、低消費電力、低コストを提供します

システム統合によるシステム全体のコストの削減

Cyclone® V FPGA に内蔵される豊富なハード IP ブロックが、より少ないシステム全体のコスト、消費電力、そしてデザイン開発期間で、より多くの差別化と実現を可能にします。主なハード IP ブロックは以下のとおりです。

• ハード・メモリー・コントローラーの 400MHz DDR3 SDRAM 対応とオプションのエラー訂正コード (ECC)
• マルチファンクション対応 PCI Express (PCIe) Gen2
• 可変精度デジタル信号処理 (DSP) ブロック
• HPS デュアルコア ARM Cortex-A9 MPCore プロセッサー

業界をリードする低消費電力と低システムコスト

• Cyclone® IV GX FPGA に比べ最大 40% 総消費電力を低減
• 低消費電力のシリアル・トランシーバー (5Gbps トランシーバーでチャネルあたり 88mW の最大消費電力)
  
• 4,000MIPS (Dhrystones 2.1 ベンチマーク) を超える処理性能を 1.8W 以下で実現 (SoC FPGA)
• ハード IP ブロックの増加により、さらなる低消費電力化を実現

また、FPGA は 2 つの電源レギュレーター電圧のみを必要とし、小型パッケージを含むワイヤーボンド・パッケージで提供されるためコストを削減します。

ARM ベースの HPS

Cyclone® V SoC FPGA の HPS は、デュアルコア ARM Cortex-A9 MPCore プロセッサー、多様なペリフェラル群、FPGA 内のロジックと共有されるマルチポート・メモリー・コントローラーで構成され、以下により、プログラマブル・ロジックの柔軟性とハード IP (知的財産) のコスト削減をもたらします。

• 最大周波数 925 MHz のシングルコア・プロセッサーまたはデュアルコア・プロセッサー。
• ハード化されたエンベデッド・ペリフェラルにより、プログラマブル・ロジックへのペリフェラル機能の実装が不要になり、より多くの FPGA リソースをアプリケーション固有のカスタムロジックに利用できるようになるほか、消費電力の削減にもつながります。
• ハード化されたマルチポート・メモリー・コントローラーは、プロセッサーと FPGA ロジックにより共有され、DDR2/DDR3/LPDDR2 デバイスに対応し、組み込みの ECC (エラー訂正コード) 機能により、高信頼性アプリケーションや安全性を重視するアプリケーションに適応します。

高帯域幅インターコネクト

HPS と FPGA ファブリック間の高スループット・データ・パスは、2 チップ・ソリューションでは実現不可能なレベルのインターコネクト性能を提供します。この緊密な統合により、以下を実現します。

• 100 Gbps を超えるピーク帯域幅。
• 統合データ・コヒーレンシー。
• プロセッサーと FPGA 間の外部 I/O パスの排除による、システム消費電力の大幅削減。

柔軟な FPGA ファブリック

FPGA ロジック・ファブリックを使用して、カスタム IP のほか、インテルまたはインテルのパートナーが提供するコンフィグレーション済みの標準 IP をデザインに実装することで、システムの差別化を図ることができます。これにより、以下のことが可能になります。

• 各種インターフェイス / プロトコル規格および規格変更に素早く対応。
• FPGA へのカスタム・ハードウェアの追加により、タイム・クリティカルなアルゴリズムの高速化や高い競争力を実現。
• ASIC で必要となる広範なデザイン、検証、単発工程 (NRE) のコストは不要で、カスタム ARM プロセッサーを迅速に導入できます。

アーキテクチャーの重要性

Cyclone® V SoC FPGA が内蔵する豊富なハード IP ブロックが、システム全体のコストや消費電力の削減およびデザイン時間の短縮を可能にします。SoC FPGA は、単なるパーツの集合体ではありません。プロセッサーと FPGA システムの連携次第で、システムの性能、信頼性、および柔軟性が大きく左右されます。インテル® SoC FPGA は、以下を実現できるよう設計されています。

• プロセッサー・ブートや FPGA コンフィグレーション・シーケンスの柔軟性、プロセッサーのリセットに対するシステムの反応、2 チップ・ソリューションの独立したメモリー・インターフェイスを維持。
• 統合 ECC (エラー訂正コード) により、データの完全性と信頼性を確保。
• 統合型メモリー保護ユニットにより、プロセッサーと FPGA で共有される DRAM メモリーを保護。
• デバイス全体の卓越した可視性と制御性を提供するインテルの FPGA 対応デバッグ機能により、システムレベルのデバッグを実現。

すべての SoC FPGA が同じ作りではありません。アーキテクチャーの重要性

アプリケーションに適した SoC FPGA を選択するには、どうすればよいのでしょうか？その方法を解説するために、プロセッサーの専門家である Jim Turley 氏の短編ビデオシリーズなど膨大なリソースを用意しました。