インテル® Cyclone® 10 LP FPGA

インテル® Cyclone® 10 LP FPGA ファミリーは、低コスト、低消費電力デバイスにおけるインテル® Cyclone® FPGA シリーズのリーダーシップをさらに推進します。量産型のコスト重視の機能に理想的なインテル® Cyclone® 10 LP FPGA は、多様な汎用ロジック・アプリケーション向けの設計です。

関連項目 : FPGA 開発ソフトウェア、デザインストア、ダウンロード、コミュニティー、サポート

インテル® Cyclone® 10 LP FPGA

アーキテクチャー

ロジックおよび配線ゲートで埋め尽くされたコア・ファブリックは、四方を I/O 素子群に囲まれ、各角にフェーズロック・ループ (PLL) が配置されています。垂直方向の列には、エンベデッド・メモリー・ブロック (M9K) と 18 x 18 ビット乗算器ブロックが配置されています。

このアーキテクチャーには、ロジック構造間を接続するためのクロック信号とデータ信号を提供する、高効率のインターコネクトと低スキューのクロックのネットワークも含まれています。

インテル® Cyclone® 10 LP のフロアプランを示すブロック図

Single Event Upset (SEU)

すべてのインテル® Cyclone® 10 LP デバイスで、コンフィグレーション・エラー検出がサポートされています。ユーザー・モード・エラー検出は、コア電圧が 1.2V のデバイスでのみサポートされます。インテル® Cyclone® 10 LP デバイスには、必要に応じて Single Event Upset (SEU) を継続的かつ自動的にチェックする CRC エラー検出機能を搭載した専用回路が組込まれています。

航空電子、通信、システム制御、医療、防衛機器などの応用分野におけるクリティカルなアプリケーションでは、以下の機能が不可欠です。

  • FPGA デバイスに格納されたコンフィグレーション・データの精度確認
  • システムへのコンフィグレーション・エラーの発生の警告

Nios® II プロセッサー

Nios® II プロセッサーは、世界で最も汎用性に優れたプロセッサーであり (ガートナー調べ)、FPGA 業界で広く利用されている無償利用可能なソフトコア・プロセッサーです。卓越した柔軟性を備えているため、コスト重視、リアルタイム、セーフティー・クリティカル (DO-254)、ASIC 最適化、アプリケーション処理といったニーズを満たす上で最適です。

Nios® II プロセッサー・ファミリーは、コンフィグレーション可能な 2 種類の 32 ビット・ハーバード・アーキテクチャー・コアで構成されています。

  • 高速 (/f core): 最高のパフォーマンス向けに最適化された 6 ステージのパイプライン、オプションのメモリー・マネジメント・ユニット (MMU) またはメモリー保護ユニット (MPU)。
  • 経済的 (/e core): 最小水準のサイズ向けに最適化、無償で提供 (ライセンス不要)。

パフォーマンスの向上が求められていますか？大丈夫です。ハードウェア・アクセラレーションを使用することで、システムのボトルネックとなっている C コードを切り出し FPGA 内でハードウェア化 (アクセラレーター) することで、システム性能を向上させることが可能となります。詳細は、Nios® II プロセッサーのウェブページで紹介しています。

無償のソフトウェア開発ツールの詳細については Nios® II プロセッサー・デザイン・ツールのウェブページを参照してください。

Nios® II プロセッサーに関するトレーニングについては、インテル® FPGA テクニカル・トレーニングのウェブページで説明しています。

Nios® II プロセッサー・パフォーマンス (DMIPS at Fmax)

注: Dhrystones 2.1 ベンチマーク (インテルの推定値)

バリアント パフォーマンス (DMIPS)
Nios® II /e エコノミー 30 (175MHz)

Nios® II /f 高速
 190 (165MHz)
すべてを表示 表示件数を減らす

Nios® II プロセッサーのアプリケーション

アプリケーション

Nios® II プロセッサー・コア

ベンダー

詳細

低消費電力およびコスト重視

Nios® II エコノミーコア

インテル®

Nios® II エコノミー・プロセッサー・コアは、ロジックエレメント数を 600 LE に抑えたもので、マイクロコントローラー・アプリケーションに最適です。Nios® II エコノミー・プロセッサー・コア、ソフトウェア・ツール、およびデバイスドライバーは無償で提供されます。

リアルタイム

Nios® II 高速コア

インテル®

以下のような独自のハードウェア・リアルタイム機能により、極めて的確でジッターフリーの、リアルタイム性能を実現します。

  • ベクター割り込みコントローラー
  • 密結合メモリー
  • カスタム命令 (FPGA ハードウェアを使用して機能の高速化が可能)
  • Linux* や Zephyr* などの業界最先端のリアルタイム・オペレーティング・システム (RTOS) を搭載
  • Nios® II プロセッサーは、DSP Builder for インテル® FPGA ベースのハードウェア・アクセラレーターとの併用に最適なリアルタイム・プロセッサーであり、的確で高性能なリアルタイムの成果を提供します。

アプリケーション処理

Nios® II 高速コア

インテル®

Nios® II 高速プロセッサー・コアは、シンプルなコンフィグレーション・オプションにより、メモリー・マネジメント・ユニット (MMU) を使用してエンベデッド Linux* を実行できます。Nios® II プロセッサーは、オープンソース版 Linux* と商用版 Linux* の両方に対応しています。

セーフティー・クリティカル処理

Nios® II SC コア

HCELL

セーフティー・クリティカル (SC) プロセッサー・コアと、HCell 社が提供する DO-254 準拠デザインサービスを利用することで、デザインの DO-254 準拠が認証されます。

ロックステップ・デュアルコア

fRSmartComp IP

Yogitech

ロックステップ・ソリューションは、機能安全規格 IEC 61508 および ISO 26262 に完全に準拠した安全関連集積回路の広い診断カバレッジ、セルフチェック、および高度診断機能を提供します。それにより、開発が難しく、性能を低下させる診断ソフトウェア・テスト・ライブラリーの必要性を減らします。
すべてを表示 表示件数を減らす

すべてのインテル® Cyclone® 10 LP デバイスで、コンフィグレーション・エラー検出がサポートされています。ユーザー・モード・エラー検出は、コア電圧が 1.2V のデバイスでのみサポートされます。インテル® Cyclone® 10 LP デバイスには、必要に応じて Single Event Upset (SEU) を継続的かつ自動的にチェックできる CRC エラー検出機能を搭載した専用回路が組込まれています。

航空電子、通信、システム制御、医療、防衛機器などの応用分野におけるクリティカルなアプリケーションでは、以下の機能が不可欠です。

  • FPGA デバイスに格納されたコンフィグレーション・データの精度確認
  • システムへのコンフィグレーション・エラーの発生の警告

認定と認証

インテル® Cyclone® 10 LP FPGA は、民生商用、工産業用、車載用規格 (AEC-Q100) の各温度グレードで提供されます。

また、IEC 61508 に準拠した TUV 認証取得済みの機能安全パックの今後のリリースでもサポートされる予定であり、これにより開発時間と市場投入までの時間を短縮できます。

その他のリソース

開発ボード、Intellectual Property (IP)、サポートなど、インテル® FPGA デバイスに関するその他のコンテンツをご覧ください。

サポートリソース

サポートリソース

トレーニング、ドキュメント、ダウンロード、ツール、サポートオプションのためのリソースセンター。

開発ボード

開発ボード

インテル® FPGA を今すぐ使い始め、インテル検証済みのハードウェアとデザインで市場投入までの時間の短縮を実現しましょう。

Intellectual Property (IP)

Intellectual Property (IP)

インテル検証済みの IP コアとリファレンス・デザインの幅広いポートフォリオで、設計サイクルを短縮しましょう。

デザインツール

FPGA 開発ソフトウェア

インテル® Quartus Prime 開発ソフトウェアをはじめ、生産性を向上させるツール一式についてもっと知り、ハードウェアやソフトウェアの設計プロセスの効率アップを図りましょう。

セールスへのお問い合わせ

セールスへのお問い合わせ

インテル® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。

購入情報

購入情報

インテルの正規販売代理店までお問い合わせください。

製品の比較