インテル® Agilex™ M シリーズ FPGA & SoC FPGA
インテル® Agilex™ M シリーズのデバイスは、コンピューティングおよびメモリー負荷の高いアプリケーション向けに最適化されています。Intel 7 プロセス・テクノロジーを活用したこのシリーズは、競合他社の 7nm FPGA 製品と比較して、2 倍以上優れた消費電力当たりのファブリック・パフォーマンスを実現します1。このシリーズは、インテル® Agilex™ I シリーズのデバイス機能をベースに構築されており、統合型高帯域幅メモリー (HBM)、メモリー帯域幅を最大化するためのハード・メモリー・ネットワーク オン チップ (NoC) を搭載した、DDR5 メモリーへの高効率インターフェイスを含む、広範なメモリー階層を提供します。
インテル® Agilex™ M シリーズ FPGA & SoC FPGA
データ・スーパーハイウェイで次世代アプリケーションを実現
エッジ、クラウド、およびテレコミュニケーションで処理されるデータの量は、ここ数年、指数関数的に急増しており、新たなボトルネックは、より多くのデータを適切な場所に移動する機能です。インテル® Agilex™ M シリーズ FPGA (パッケージ内の HBM2e メモリー、および DDR5 やインテル® Optane™ パーシステント・メモリーなどの外部メモリーインターフェイスに対応) は、新しいハード・メモリー・ネットワーク オン チップ (NoC) を備えており、効率性を向上し、FPGA リソースを節約し、トランスポート層をより高いパフォーマンスで強化します。
広大なメモリー帯域幅のためのソリューション
インテル® Agilex™ M シリーズ FPGA の 1TBps を超えるメモリー帯域幅は、次世代データセンター・アプリケーションの高速データ転送を可能にします。
ハイエンド FPGA の主な機能
高いコンピューティング性能
1 台で複数の FPGA の作業を実行します。最大 37 TFLOP の FP16 パフォーマンス2、最大 116Gbps のトランシーバー・レート、および最大 3.9M の論理要素 (LE) が、FPGA の超高密度を実現します。
より広いメモリー帯域幅
ハード化されたメモリー NoC は、HBM2e と DDR5 をサポートし、1TBps を超える業界最高のメモリー帯域幅をサポートします。
パフォーマンスと電力効率
Intel 7 プロセス・テクノロジーは、競合する 7nm FPGA と比較して、ワット当たり 2 倍以上のファブリック・パフォーマンスを発揮します。1
インテル® プロセッサーとのコヒーレント接続をサポート
PCIe Gen 5 バスでインテル® Xeon® スケーラブル・プロセッサー・ファミリーに直接接続し、CPU と FPGA の間でコンピューティング・ワークロードを転送する際に、優れた I/O を実現します。
今すぐ開始
インテルの担当者にお問い合わせいただくか、メールや電話でのフォローアップをご依頼ください。
その他のリソース
開発ボード、Intellectual Property (IP)、サポートなど、インテル® FPGA デバイスに関するその他のコンテンツをご覧ください。
サポートリソース
トレーニング、ドキュメント、ダウンロード、ツール、サポートオプションのためのリソースセンター。
開発ボード
インテル® FPGA とそのパートナーは、FPGA の設計プロセスを加速する、さまざまな開発ボードやハードウェア・ツールを提供しています。
IP
インテル® FPGA IP ポートフォリオは、ソフトおよびハードの IP コアの組み合わせとリファレンス・デザインにより、多様なアプリケーションに対応します。
デザインツール
ハードウェア・エンジニアやソフトウェア開発者が FPGA デザインを作成する際に役立つソフトウェアと開発ツールを紹介します。
セールスへのお問い合わせ
インテル® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。
製品コード
インテル® FPGA の部品番号 (プリフィクスやパッケージコードなど) について紹介します。
購入情報
インテルの正規販売代理店までお問い合わせください。
免責事項
ワークロードと構成については、補足資料を参照してください。実際のパフォーマンスはこのテスト結果と異なる場合があります。パフォーマンスやベンチマーク結果の詳細については、intel.co.jp/benchmarks/ (英語) を参照してください。
各インテル® Agilex™ FPGA DSP ブロックは、クロックサイクルごとに 2 つの FP16 浮動小数点演算 (FLOP) を実行することができます。FP16 コンフィグレーションの総 FLOP は、単一のインテル® Agilex™ FPGA で提供する DSP ブロックの最大数の 2 倍に、そのブロックに指定される最大クロック周波数を掛けることによって算出されます。