Agilex™ 7 FPGA & SoC FPGA I シリーズ
I シリーズのデバイスは、帯域幅を大量に消費するアプリケーションに対応する最高性能 I/O インターフェイスを提供します。インテルの 10nm SuperFin プロセス・テクノロジーで製造されたこのシリーズは、F シリーズのデバイス機能をベースに構築されており、最大 116Gbps のトランシーバー・レート、PCIe 5.0 のサポート、Compute Express Link (CXL) 経由でのプロセッサーとのキャッシュおよびメモリー・コヒーレント接続を提供します1。
Agilex™ 7 FPGA & SoC FPGA I シリーズ
インターコネクト・イノベーション
116Gbps
最高のトランシーバー・データ・レート1
業界
1番
PCIe 5.0 x16 の PCI-SIG のリストに記載された 32GT/s FPGA2
4X
他の FPGA Compute Express Link (CXL) 実装と比較して、より高いポートあたりの CXL 帯域幅3
116Gbps
最高のトランシーバー・データ・レート1
業界
1番
PCIe 5.0 x16 の PCI-SIG のリストに記載された 32GT/s FPGA2
4X
他の FPGA Compute Express Link (CXL) 実装と比較して、より高いポートあたりの CXL 帯域幅3
シームレスな統合と高帯域幅プロセッサー・インターフェイスでワークロードを加速
高速で柔軟なプログラマブル・ロジックに加えて、Agilex™ 7 FPGA は、さまざまな市場わたる複数のアプリケーションに適した高帯域インターフェイスを特長としています。
R タイル・チップレットにより業界をリードする FPGA
R タイル・チップレットが、対象のデータセンターおよびハイパフォーマンス・コンピューティング (HPC) ワークロードを加速して、大量の計算を実行し、トレンドを分析し、PCIe 5.0 と CXL 1.1、そして一部の CXL 2.0 機能により記録的な速度で意思決定ができる仕組みをご紹介します。
利点
最も要求の厳しい帯域幅要件をサポート
幅広いアプリケーションのために、業界をリードする最大 116Gbps のデータレートをサポートしつつ、最大 400GE のハード・イーサネット・メディア・アクセス・コントロール (MAC)、フィジカル・コーディング・サブレイヤー (PCS)、前方誤り訂正 (FEC) などの構成可能なネットワーク・サポートにより、厳しい帯域幅要件をサポートします。
高速なデータ転送レートによる高性能とスケーラビリティー
2.5 ギガ・トランスファー毎秒 (GT/s) から 32.0GT/s のデータ転送速度を備えた高性能でスケーラビリティーを備えた PCI Express (PCIe) 5.0 x16 インターフェイスにより複数のホストを接続できるよう、I/O 機能を最適化します。
高速で低レイテンシーのキャッシュとメモリー・コヒーレント・インターフェイス
新しい Compute Express Link (CXL) プロトコルは、CPU とワークロード・アクセラレーターに高速で低レイテンシーのキャッシュとメモリー・コヒーレント・インターフェイスを提供し、FPGA ベースの最適なワークロード・アクセラレーションと接続を実現します。
ユースケースとアプリケーション
Agilex™ 7 FPGA I シリーズは 400G IPU とネットワーキング・ソリューション要件に対応
I シリーズ・デバイスは、クラウド・サービス・プロバイダー (CSP) および通信サービス・プロバイダー (CoSP) のピーク容量、電力効率、そしてパフォーマンスを確実に提供することで、インフラストラクチャー投資による収益増加や総所有コスト (TCO) の削減、ネットワーキング能力、セキュリティー、演算効率の向上といったメリットをもたらします。詳しくご覧ください。
Agilex™ 7 FPGA は IPU、SmartNIC、5G ネットワークを対象
エッジからクラウドまで、サイバー攻撃とデータ侵害によるセキュリティーの課題は、高速ネットワークへの攻撃が増加するにつれて今まで以上に重大なものになっています。サイバー攻撃やデータ漏えいの脅威が高まる中、Open vSwitch (OvS) から 5G ネットワーク、ネットワーク・ストレージに至るまで、安全で暗号化された通信のユースケースは豊富にあります。
主な機能
ロジックエレメント数 (LE)
イノベーションにより、単一のモノリシック・ファブリックで 400 万超の LE が実現。
ヘテロジニアス 3D SiP トランシーバー
ヘテロジニアスな 3D システムインパッケージ (SiP) タイル上のトランシーバーは、最大 32Gbps NRZ および最大 116Gbps PAM4 の帯域幅をサポートします。
高性能暗号化ブロック
AES-GCM 暗号化 / 復号をサポートする MACsec IP 搭載の強化された 200G (半二重通信) 暗号化コアで、ネットワーク・トラフィックを保護します。
クアッドコア Arm Cortex-A53 SoC
内蔵の強化されたクアッドコア Arm Cortex-A53 プロセッサーのオプション。
その他のリソース
開発ボード、Intellectual Property (IP)、サポートなど、Altera® FPGA デバイスに関するその他のコンテンツをご覧ください。
サポートリソース
トレーニング、ドキュメント、ダウンロード、ツール、サポートオプションのためのリソースセンター。
開発ボード
FPGA を今すぐ使い始め、Altera 検証済みのハードウェアとデザインで市場投入までの時間の短縮を実現しましょう。
Intellectual Property (IP)
Altera 検証済みの IP コアとリファレンス・デザインの幅広いポートフォリオで、設計サイクルを短縮しましょう。
FPGA 開発ソフトウェア
インテル® Quartus Prime 開発ソフトウェアをはじめ、生産性を向上させるツール一式についてもっと知り、ハードウェアやソフトウェアの設計プロセスの効率アップを図りましょう。
セールスへのお問い合わせ
Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。
購入情報
Altera の正規販売代理店までお問い合わせください。
製品と性能に関する情報
性能は、使用状況、構成、その他の要因によって異なります。詳細については、www.Intel.com/PerformanceIndexを参照してください。実際のパフォーマンスはこのテスト結果と異なる場合があります。インテルは、サードパーティーのデータについて管理や監査を行っていません。正確さを評価するには、他のソースを参照する必要があります。
PCI-SIG のリストに記載された FPGA に基づく、インテル® Agilex™ FPGA R タイル PCIe IP (32 GT/s で 5.0 x16)。
Intel Agilex® FPGA CXL ハード + ソフト IP のテスト結果 (5.0x16 の CXL リンク) とサードパーティーの CXL ソフト IP (4.0x8 の CXL リンク) を使用した Xilinx FPGA の比較に基づく。ともに試作品の第 4 世代インテル® Xeon® プロセッサーとの相互運用。