インテル® Agilex™ FPGA & SoC

ヘテロジニアス 3D システムインパッケージ (SiP) テクノロジーを採用したインテル® Agilex™ FPGA ファミリーは、インテル初の 10nm SuperFin プロセス・テクノロジーをベースにした FPGA ファブリックと第 2 世代インテル® Hyperflex™ FPGA アーキテクチャーを統合したデバイスです。データセンター、ネットワーキング、エッジ・コンピューティングといったアプリケーションにおいて、 45% のパフォーマンス向上(幾何平均、インテル® Stratix® 10 に対して)1 または最大 40% の消費電力削減1 を可能にします。インテル® Agilex™ SoC FPGA は、クアッドコア Arm* Cortex*-A53 プロセッサーを搭載することにより、高いシステム統合を実現します。

インテル® Agilex™ FPGA アーキテクチャーの詳細 ›

インテル® Agilex™ FPGA & SoC

インテル® Agilex™ M シリーズ SoC FPGA

コンピューティングおよびメモリー重視のアプリケーションに最適化されています。インテル® Xeon® プロセッサーとのコヒーレント接続、HBM 統合、ハード DDR5 コントローラー、インテル® Optane™ DC パーシステント・メモリー対応といった機能を備えたインテル® Agilex™ M シリーズ SoC FPGA は、大容量で広帯域幅のメモリー環境で大量のデータを扱うアプリケーションに最適化されています。(近日公開)

インテルから、革新的な FPGA の最新ニュース

インテル® Agilex™ FPGA が、競合の 7nm FPGA1 と比較して、約 2 倍となるワット当たりのファブリック性能を実現¹。なかでも、エッジ・コンピューティング、ネットワーキング、およびクラウド・アクセラレーターまたはデータセンター・アクセラレーターといった柔軟性、機敏性、高い性能が求められるアプリケーションで有効です。

製品概要を読む

機能

Compute Express Link

インテル® Agilex™ FPGA & SoC ファミリーで Compute Express Link を使用することにより、業界初となる、キャッシュおよびメモリーからインテル® Xeon® プロセッサーへのコヒーレント・インターコネクトが実現されます。この革新的な FPGA インターコネクトによって、大量のデータ処理を必要とするメモリー負荷の高いアプリケーションで、レイテンシーの低減とパフォーマンスの向上が可能になります。

先進のトランシーバー

インテル® Agilex™ FPGA & SoC ファミリーは、最大データレート 112 Gbps の革新的な高速トランシーバーを搭載し、Gen 5 までの PCI Express* に対応しています。インテル® Agilex™ FPGA & SoC ファミリーの充実したトランシーバー・ポートフォリオから、28.3 Gbps、58 Gbps、112 Gbps のトランシーバー・タイルを選択することが可能です。トランシーバーの開発を切り離すことで、画期的な製品を迅速に生み出せるようになります。

DSP イノベーション

インテル® Agilex™ FPGA & SoC ファミリーは、単精度浮動小数点 FP32、半精度浮動小数点 FP16、BFLOAT16、INT8 といった計算機能のハード化をサポートする、構成可能な DSP エンジンを搭載しています。インテル® Agilex™ FPGA & SoC ファミリーは、INT7 から INT2 までの精度を抑えた構成にも柔軟に対応します。インテル® Agilex™ FPGA のプログラマビリティーと革新的な DSP ブロックは、進化し続ける AI ワークロードに最適です。

ヘテロジニアス 3D SiP テクノロジー

インテル® Agilex™ FPGA & SoC ファミリーは、定評のある Embedded Multi-Die Interconnect Bridge (EMIB) テクノロジーにより、種類の異なるチップが混在する環境で高集積のダイ間インターコネクトを提供し、低コストで高い性能を実現します。トランシーバー、カスタム IO、カスタム演算、インテル® eASIC® デバイスタイルなどの豊富なタイル・ライブラリーを活用することで、アプリケーションのニーズに合わせた俊敏かつ柔軟なカスタマイズが可能です。

ハード化されたプロトコルのサポート

インテル® Agilex™ FPGA & SoC ファミリーでは、100/200/400G イーサネット、PCIe* Gen 4/5 インターフェイス、Interlaken、CPRI、JESD204B/C など利用頻度の高いさまざまな機能のハード化プロトコルの統合によって、消費電力、パフォーマンス、ロジック使用率が最適化されます。

メモリーの統合

インテル® Agilex™ FPGA & SoC ファミリーは、FPGA として業界で初めてインテル® Optane™ DC パーシステント・メモリーをサポートします。HBM の統合により、最大 16GB の外部メモリーのインパッケージ統合が可能になり、最大 512 GB/s のピーク時メモリー帯域幅を実現できます。専用の DDR5/4 ハード・メモリー・コントローラーが、オンボード DRAM メモリーのさらなる拡張をサポートします。

第 2 世代インテル® Hyperflex™ アーキテクチャー

定評のあるインテル® Hyperflex™ アーキテクチャーに改善を重ねた結果、インテル® Stratix 10® FPGA のデザインと比較してさらにパフォーマンスが向上しました。第 2 世代インテル® Hyperflex™ アーキテクチャーがあらゆる集積度のインテル® Agilex™ FPGA & SoC ファミリー全体で採用されることにより、システム開発の生産性が大幅に向上し、市場投入までの時間の短縮につながります。

セキュア・デバイス・マネージャー

FPGA 全体の中央司令塔の役割を果たすセキュア・デバイス・マネージャーは、コンフィグレーション、デバイス・セキュリティー、SEU (Single Event Upset) への対応、電力管理などの主な操作を制御します。セキュア・デバイス・マネージャーは、FPGA ファブリック、SoC デバイスのハード・プロセッサー・システム (HPS)、エンベデッド・ハード IP ブロック、I/O ブロックに対し、セキュアな統合管理システムを構築します。

ウェビナー

インテル® Agilex™ FPGA および SoC ウェビナーシリーズは、開発者のインテル® Agilex™ デバイス、機能、アプリケーションの学習と使用を促進します。今すぐ登録して、ライブウェビナーに参加し、オンデマンド・コンテンツにアクセスしてください。今後のセッションへの登録リンクは、公開時点で追加されます。詳細については、後日もう一度確認してください。

ウェビナーに関する質問については、agilex_webinars@intel.comまたはagwebinars@intel.comまでお問い合わせください。

ウェビナータイトル

北米

ヨーロッパ

中国

日本

詳細

データ中心世界向けの FPGA、インテル® Agilex™ FPGA および SoC

2019年10月23日

午前 9:00 ~ 午前 9:45 (太平洋標準時)

オンデマンド

2019年10月22日

午前 10:00 ~ 午前 10:45 (中央ヨーロッパ夏時間)

オンデマンド

2019年12月19日
午前 10:00 ~ 午前 10:45 (中部標準時)

オンデマンド

オンデマンド
インテル® Agilex™ FPGA および SoC は、エンジニアがデータセンターでインテル® Xeon™ プロセッサーに最適化されたアクセラレーションを迅速に提供し、ネットワークの変革を調整し、エッジでの低レイテンシーのリアルタイム・アクセラレーションを実現できるように設計されています。
インテル® Agilex™ デバイス向けインテル® Hyperflex™ アーキテクチャーの概要

2019年11月7日

午前 9:00 ~ 10:00 (太平洋標準時)

オンデマンド

2019年11月12日

午前 10:00 ~ 午前 11:00 (中央ヨーロッパ標準時)

オンデマンド

2020年1月9日

午前 10:00~午前 11:00 (中央ヨーロッパ標準時)

オンデマンド

オンデマンド 第 2 世代インテル® Hyperflex™ アーキテクチャーによって、前世代の高性能 FPGA と比べ、コア性能2がなぜ最大 40 % も向上したのか、インテル® Agilex™ デバイスの消費電力2をなぜ最大 40 % も削減できたのかご覧ください。
インテル® Agilex™ FPGA PCI Express* 機能の概要

2019年12月3日

午前 9:00 ~ 10:00 (太平洋標準時)
オンデマンド

2019年12月17日

午前 10:00 ~ 午前 11:00 (中央ヨーロッパ標準時)
オンデマンド

2020年1月16日

午前 10:00~午前 11:00 (中央ヨーロッパ標準時)

オンデマンド

オンデマンド インテル® Agilex™ PCIe* Gen4 ソリューションが、前世代のインテル® FPGA と比較して、PCIe* の 2 倍の帯域幅を提供する仕組みを説明します 3。これにより、将来の一部のインテル® Xeon® スケーラブル・プロセッサーへの一貫した接続と高速接続を可能にします。
インテル® Agilex㌧ FPGA 外部メモリー・インターフェイスの概要

2020年1月16日

午前 9:00 ~ 10:00 (太平洋標準時)

オンデマンド

2020年1月21日

午前 10:00 ~ 午前 11:00 (中央ヨーロッパ標準時)

オンデマンド

2020年2月20日

午前 10:00~午前 11:00 (中央ヨーロッパ標準時)

オンデマンド

オンデマンド
最大 3.2Gbps で動作する DDR4 インターフェイスがインテル® Agilex™ FPGA & SoC に備わっている仕組みと、リソース共有を活用して単一のデバイスで複数のインターフェイスを実装する方法について説明します。
インテル® Agilex™ イーサネット・サポート: E タイル・トランシーバー基本情報
オンデマンド
オンデマンド
オンデマンド

オンデマンド

イーサネット、FibreChannel、Common Public Radio Interface (CPRI)、または独自開発の非標準プロトコルを必要とするアプリケーションを構築するお客様ならどなたでも、E タイルを使用して高速インターフェイスを構築する方法をご覧いただけます。 
インテル® Agilex™ イーサネット・サポート: イーサネット向け E タイルハード IP の構成
オンデマンド
オンデマンド
オンデマンド
オンデマンド
インテル® Agilex™ F シリーズの E タイルで見つかるイーサネット・ブロックのハード IP をカスタマイズする方法について説明します。
インテル® Agilex™ イーサネット・サポート: E タイル・クロッキング
オンデマンド
オンデマンド
オンデマンド
オンデマンド
インテル® Agilex™ F シリーズで見つかっているさまざまなクロッキング・リソースを紹介し、このリソースの用途とコネクティビティーについて説明します。 
インテル® Agilex™ SoC FPGA ハード・プロセッサー・システム (HPS) の概要
オンデマンド
オンデマンド
オンデマンド
オンデマンド
インテル® Agilex™ 10 SoC FPGA のアーキテクチャー、およびハード・プロセッサー・システム (HPS) とその内容について説明します。
インテル® Agilex™ ボードデザインに関する考慮事項
近日公開
近日公開
近日公開
近日公開
近日公開

初出荷されるインテル® Agilex™ FPGA の紹介

このビデオでは、データ中心世界向けの初の FPGA の電源オンと初期動作結果を紹介します。

インテル® Agilex™ デバイス PCIe* Gen4 x16 デモ

初のインテル® Agilex™ デバイスで動作する PCIe* Gen4 x16 のデモをご覧ください。

インテル® Agilex™ デバイス DDR4 デモ

インテル® Agilex™ デバイスと DDR4 が実際に動作するデモビデオをご覧ください。

インテル® Agilex™ デバイス 100G イーサネット・デモ

100G イーサネットに対応する初のインテル® Agilex™ デバイスのデモをご覧ください。

インテル® Agilex™ SoC FPGA ハード・プロセッサー・システム (HPS) デモ

Linux で起動される初のインテル® Agilex™ SoC のハード・プロセッサー・システム (HPS) をご覧ください。

インテル® Agilex™ FPGA 58G XCVR トランシーバー・デモ

58G のデータレートを実現する初のインテル® Agilex™ FPGA のトランシーバー・パフォーマンスをご覧ください。

インテル® Agilex™ FPGA & SoC ファミリー

このビデオでは、インテル® Agilex™ FPGA & SoC ファミリーが、データ中心のアプリケーションにおいてデータの処理、格納、転送の俊敏性と柔軟性を提供することで、接続のカスタマイズ、レイテンシーの低減、データ・スループットの最大化、カスタム・アクセラレーションをどのように実現しているかを紹介します。

インテル® Agilex™ FPGA & SoC アーキテクチャー

インテル® Agilex™ FPGA & SoC ファミリーは、アーキテクチャーの大幅な改良、DSP のイノベーション、配線とレイアウトの抜本的な変更により、最大 40% のパフォーマンス向上2 または 40% の消費電力削減2 を実現しています。詳細をビデオでご確認ください。

112G PAM-4 トランシーバー

インテル® Agilex™ FPGA & SoC ファミリーは、インテルの高度な 10 nm FinFET プロセスを採用することで新次元の性能を実現します。112 Gbps シリアル・トランシーバー・リンクが、次世代データセンター、エンタープライズ、ネットワーク環境における厳しい帯域幅要件を支えます。

免責事項

1

性能は、使用状況、構成、その他の要因によって異なります。詳細については、www.intel.co.jp/PerformanceIndex (英語) を参照してください。

性能テストの結果は、構成情報に記載された日に実施したテストに基づいています。また、現在公開中のすえてのセキュリティー・アップデートが適用されているとは限りません。構成の詳細については、補足資料を参照してください。絶対的なセキュリティーを提供できる製品やコンポーネントはありません。

コストと結果は状況によって異なります。

2

これはシミュレーション結果を用いたインテル® Agilex™ FPGA および SoC ファミリーとインテル® Stratix® 10 FPGA の比較であり、変更されることがあります。本資料には、開発中の製品、サービス、プロセスに関する情報が含まれています。ここに記載されているすべての情報は、予告なく変更されることがあります。最新の予測、スケジュール、製品仕様、ロードマップをご希望の方は、インテルの担当者までお問い合わせください。

インテル® テクノロジーの機能と利点はシステム構成によって異なり、対応するハードウェアやソフトウェア、またはサービスの有効化が必要となる場合があります。詳細については、http://www.intel.co.jp/またはハードウェア・メーカーや販売店にお問い合わせください。絶対的なセキュリティーを提供できるコンピューター・システムはありません。パフォーマンス・テストに使用されるソフトウェアとワークロードは、パフォーマンスがインテル® マイクロプロセッサー用に最適化されていることがあります。

Intel、インテル、Intel ロゴ、Atom、Xeon、その他の商標は、アメリカ合衆国および / またはその他の国における Intel Corporation の商標です。* その他の社名、製品名などは、一般に各社の表示、商標または登録商標です。
© 2019 Intel Corporation.

3PCIe* Gen.3 と PCIe* Gen.4 理論的なピーク性能に基づく比較、PCI-SIG 仕様に基づく