インテル® eASIC™ N5X デバイス

今日の 5G ワイヤレス 、クラウドとストレージ、AI およびエッジ・アプリケーションにおける新たなイノベーションには、新たな機器を幅広く取り揃える必要があり、もはや単一の機器で、すべてに対応することはできません。インテル® eASIC™ N5X デバイスは、FPGA と比較してコア消費電力1と単価2を最大 50% 削減し、カスタムロジックに革新的なソリューションを提供します。同時に、セルベースのASICと比較して市場投入までの時間を短縮し、NRE コスト(開発費)を削減します。3 4

市場投入までの期間 (TTM)、コスト、消費電力、容量、性能、柔軟性の要件など、特有の課題に合わせた機器を構築できる FPGA、ストラクチャード ASIC および ASIC を網羅する一連のカスタム・ロジックを可能にするのはインテルのみです。

インテル® eASIC™ N5X デバイス

インテル® eASIC® N5X デバイスの概要表

 

N5X007

N5X015

N5X024

N5X047

N5X088

eCell (M) / ロジックエレメント (M)

0.70

1.47

2.38

4.65

8.83

等価 ASIC ゲート数 (百万)

7

15

24

47

88

M10K メモリー

1752

3,684

6,004

11,780

22,372

M10K メモリー(Mbit)

17.94

37.72

61.48

120.63

229.09

128b のレジスターファイル

12,488

26,180

42,560

82,992

157,640

128b のレジスターファイル (Mbit)

1.6

3.35

5.45

10.62

20.18

セキュア・デバイス・マネージャー

セキュア・データ・マネージャー AES-256 / SHA-256 ビット・ストリームの暗号化 / 認証, ECDSA 256/384 ブート用コードの認証, 改ざん防止, 独立した 3 個のユーザー ルートキー

ベンダー認証済みブート (VAB)、保護されたデータ・オブジェクト・ストレージ (SDOS), 時間と優先度に基づいたキーの無効化

ハード・プロセッサー・システム

32KB 命令 / データキャッシュ搭載クアッドコア 64 ビット Arm* Cortex-A53* 最大 1.50GHz、NEON コプロセッサー、1MB L2 キャッシュ、ダイレクト・メモリー・アクセス (ダイレクト・メモリー・アクセス)、システムメモリー管理ユニット、キャッシュ・コヒーレンシー・ユニット、DDR4 / LPDDR4 / LPDDR4x 用ハード・メモリー・コントローラー、2 個の USB 2.0、3個の 1G eMac*、2 個の UART、4個の SPI (シリアル・ペリフェラル・インターフェイス)、5 個の I2C、7 個の汎用タイマー、4 個のウォッチドッグ・タイマー

SoC IO EMIF* / ピン MUX / 専用

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

最大 GPIO

416

560

682

682

114

XCVR 32

16

24

32

64

80

インテル® eASIC™ N5Xのパッケージオプションの例

パッケージは、アプリケーションの要件に応じてカスタマイズして、FPGA を交換したり、特定のアプリケーションの PCB フットプリントを削減したりすることができます。

 寸法
(mm x mm)

パッケージ名

N5X007

N5X015

N5X024

N5X047

N5X088

27x27

FC676、 FC1085

       

29x29

FC780、FC1221

     

31x31

FC896

   

35x35

FC1152

   

40x40

FC1517

 

42.5x42.5

FC1760

   

45x45

FC1932

       

47.5x47.5

FC2205

   

 

 

50x50

FC2397

       

機能

低消費電力とパフォーマンスのバランス

インテルの革新的な設定技術により、FPGA に比較して、コア消費電力を最大 50% 削減5、または 同等の消費電力でのパフォーマンスを向上できます4。使用していないデバイスリソースの電源を切ることで、静的消費電力を最小限に抑えることができ、消費電力をさらに削減することができます。

最適化された TCO

インテル® eASIC™ N5X の革新的な技術により、FPGA と比較して、特定のロジックと IO 容量のダイサイズ、および単価が削減されます2。インテル® eASIC™ N5X デバイスは、同等のプロセス技術において、NRE6 を大幅に削減し、セルベースの ASIC の開発時間を半減できます7

FPGA の交換およびカスタム・パッケージ

インテル® eASIC™ パッケージ・オファリングは、FPGA パッケージのフットプリントにより適したオプションを提供し、移行を簡素化して移行コストを削減します。小型フォームファクター・パッケージを使用して PCB フットプリントを最小化することで、さらなるコスト削減が可能です。

構成可能な eCell

インテルの革新的な eCell は、論理、演算またはフリップフロップとして構成できます。これにより、高性能ロジック、DSP または高度にパイプライン化されたデザインの組み合わせのために、デザインごとにプラットフォームを最適化することができます。

トランシーバーと IO

インテル® eASIC™ N5X トランシーバーは、250MHz から 32.44Gbps までの連続レートで幅広い接続性とネットワーキング・プロトコルをサポートするマルチプロトコルです。フレキシブル eIO ピンは、ネイティブで 1.0V ~ 1.8V の IOを、パッケージ・レベル・シフト内で、2.5V および 3.3V に対応しています。DDR4 インターフェイスは、2 つの IO バンク間ごとに統合されている PLL / DLL で最大 3200Mbps までのレートでサポートされています。

インテル® FPGA 互換プロセッサー・システムとセキュリティー

インテルの革新的なクアッドコア Arm* 64 ビット・ハード・プロセッサー・サブシステム (HPS) およびセキュア・デバイス・マネージャー (SDM) 8 は、インテル® Agilex™ FPGA から移植されており、製造から導入、機器の廃棄に至るまでの製品ライフサイクル全体を通じて、5G およびミリタリー・アプリケーションのセキュリティ要件に対応しています。これらのシステムにより、FPGA からインテル® eASIC™ N5X デバイスへの互換性のある移行が容易となります。

デザインフロー

インテル® eASIC™ デバイス eTools は、社内開発ツールや業界標準のサードパーティー製ツールを組み合わせて使用し、デザインの変換および検証用のフレームワークを提供します。これには、合成およびシミュレーション・ライブラリー、eASIC の機能を実装するための IP ラッパー、コード検証およびサードパーティ製合成ツール、シミュレーションツールを実行するためのスクリプトが含まれます。インテル® Quartus® ソフトウェア・プラットフォーム・デザイナー は、ハード・プロセッサー・システム構成用に使用されます。DSP Builder for インテル® FPGA は、FPGA と eASIC 対応 RTL コードも出力できます。

アプリケーション

ワイヤレス通信

  • 5G ラジオとスモールセル
  • フロントホール・ゲートウェイ
  • マイクロ波バックホール

人工知能 (AI)

  • 推論アプリケーション

クラウド

  • アクセラレーション
  • ストレージ

ビデオと放送

  • ビデオエンコード / ビデオデコード
  • ビデオ処理

防衛

  • レーダー
  • 通信保護
  • ガイダンスとコントロール

免責事項

1

推定消費電力はインテルにより1月28日に予測されたものです。インテル® Agilex™ FPGA 用インテル® Quartus® Prime 開発ソフトウェア 20.3 および インテル® eASIC™ N5X デバイスのプリシリコン予測を使用して推定した消費電力。FPGA デバイスはインテル® Agilex™ FPGA AGF014、インテル® eASIC™ N5X デバイスは N5X047 です。使用されるロジックおよびメモリーのクロックレートは 500MHzで、トグルレートは両デバイスともにロジックが 33%、メモリーが 50% となります。

2

単価は、同じパッケージサイズを使用するインテル® FPGA およびインテル® eASIC™ デバイスに実装された同等のロジック、メモリー、I/O、トランシーバーに基づいています。

3

構造化 ASIC では事前定義されたベースアレイを使用し、マスクレイヤーのカスタマイズや設計手順が少ないため、標準セル ASIC と比較して NRE とエンジニアリングが抑えられています。

4

性能は、使用状況、構成、その他の要因によって異なります。詳細については、www.Intel.co.jp/PerformanceIndex を参照してください。

5

FPGA と比較して、同一性能で最大 50% の消費電力の削減 - 推定消費電力はインテルにより 2020年7月28日に予測されたものです。インテル® Agilex™ FPGA 用インテル® Quartus® Prime 開発ソフトウェア 20.3 および インテル® eASIC™ N5X デバイスのプリシリコン予測を使用して推定した消費電力。FPGA デバイスはインテル® Agilex™ FPGA AGF014、インテル® eASIC™ N5X デバイスは N5X047 です。使用されるロジックおよびメモリーのクロックレートは 500MHzで、トグルレートは両デバイスともにロジックが 33%、メモリーが 50% となります。

6

より低い NRE、およびエンジニアリングリソース - 構造化 ASIC では事前定義されたベースアレイを使用し、マスクレイヤーのカスタマイズや設計手順が少ないため、標準セル ASIC と比較して NRE とエンジニアリング・コストが抑えられています。コストと結果は状況によって異なります。

7

ASIC と比較して半分の開発時間 - 同様のプロセスノードのセルベース ASIC と比較した開発時間。

8

絶対的なセキュリティーを提供できる製品やコンポーネントはありません。