インテル® eASIC™ N5X デバイス

今日の 5G ワイヤレス 、クラウドとストレージ、AI およびエッジ・アプリケーションにおけるイノベーションは、幅広く新たな機器を必要とし、もはや単一の機器で、すべてに対応することはできません。インテル® eASIC™ N5X デバイスは、FPGA との比較において最大 50% のコア消費電力低減1や単価低減2を実現する一方、セルベースの ASIC との比較において市場導入までの時間を短縮し、 NRE コスト(開発費)を低減します。3 4

市場投入までの期間(TTM)、コスト、消費電力、容量、性能、柔軟性の要件など、個別の課題に合わせた機器を構築できる FPGA、ストラクチャード ASIC および ASIC を網羅する一連のカスタム・ロジックを可能にするのはインテルのみでしょう。

インテル® eASIC™ N5X デバイス

インテル® eASIC® N5X デバイスの概要表

N5X007

N5X015

N5X024

N5X047

N5X088

eCell (M) / ロジックエレメント (M)

0.70

1.47

2.38

4.65

8.83

等価 ASIC ゲート数 (百万)

7

15

24

47

88

M10K メモリー

1752

3,684

6,004

11,780

22,372

M10K メモリー(Mbit)

17.94

37.72

61.48

120.63

229.09

128b のレジスターファイル

12,488

26,180

42,560

82,992

157,640

128b のレジスターファイル (Mbit)

1.6

3.35

5.45

10.62

20.18

セキュア・デバイス・マネージャー

セキュア・データ・マネージャー AES-256 / SHA-256 ビット・ストリームの暗号化/ 認証、 ECDSA 256/384 ブート用コードの認証、改ざん防止、 独立した 3 個のユーザー root key。

ベンダー認証済みブート (VAB)、保護されたデータ・オブジェクト・ストレージ (SDOS)、 時間と優先度に基づいた鍵の無効化。

ハード・プロセッサー・システム

クアッドコア 64 ビット Arm Cortex-A53 最大 1.50GHz、32KB 命令 / データキャッシュ搭載、NEON コプロセッサー、1MB L2 キャッシュ、ダイレクト・メモリー・アクセス (ダイレクト・メモリー・アクセス)
システム・メモリー・マネジメント・ユニット、キャッシュ・コヒーレンシー・ユニット、DDR4 / LPDDR4 / LPDDR4x 向けハードメモリー・コントローラー、USB 2.0x2、1G eMac* x3、UART x2、
SPI (シリアル・ペリフェラル・インターフェイス) x4、I2C x5、汎用タイマー x7、ウォッチドッグ・タイマー x4。

SoC IO EMIF* / ピン MUX / 専用

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

140 / 48 / 24

最大 GPIO

416

560

682

682

1114

XCVR 32

16

24

32

64

80

インテル® eASIC™ N5X パッケージオプションの例

パッケージは、アプリケーション要件ごとにカスタマイズして、FPGA を置き換えたり、特定のアプリケーションの PCB フットプリントを削減したりできます。

寸法
(mm x mm)

パッケージ名

N5X007

N5X015

N5X024

N5X047

N5X088

27x27

FC676、FC1085 FC676、 FC1085

29x29

FC780、FC1221

31x31

FC896

35x35

FC1152

40x40

FC1517

42.5x42.5

FC1760

45x45

FC1932

47.5x47.5

FC2205

50x50

FC2397

免責事項

1

FPGA と比較して、同一性能で最大 50% の消費電力の削減 - 推定消費電力はインテルにより 2020年7月28日に予測されたものです。インテル® Agilex™ FPGA 用インテル® Quartus® Prime 開発ソフトウェア 20.3 および インテル® eASIC™ N5X デバイスのプリシリコン予測を使用して推定した消費電力。FPGA デバイスはインテル® Agilex™ FPGA AGF014、インテル® eASIC™ N5X デバイスは N5X047 です。使用されるロジックおよびメモリーのクロックレートは 500MHzで、トグルレートは両デバイスともにロジックが 33%、メモリーが 50% となります。

2

FPGA と比較して低単価 – 単価は、同じパッケージサイズを使用するインテル® FPGA およびインテル® eASIC™ デバイスに実装された同等のロジック、メモリー、I/O、トランシーバーに基づいています。コストと結果は状況によって異なります。

3

ASIC と比較して半分の開発時間 - 同様のプロセスノードのセルベース ASIC と比較した開発時間。

4

より低い NRE、およびエンジニアリングリソース - 構造化 ASIC では事前定義されたベースアレイを使用し、マスクレイヤーのカスタマイズや設計手順が少ないため、標準セル ASIC と比較して NRE とエンジニアリング・コストが抑えられています。コストと結果は状況によって異なります。

5

性能は、使用状況、構成、その他の要因によって異なります。詳細については、www.Intel.co.jp/PerformanceIndex を参照してください。

6

絶対的なセキュリティーを提供できる製品やコンポーネントはありません。