F-タイル25GイーサネットIntel® FPGA IPユーザーガイド

ダウンロード PDF
ID 750198
日付 2/09/2023
Public
ドキュメント目次
ドキュメント目次 x
1. 25G Intel FPGA IPユーザーガイドについて 2. このIPについて 3. はじめに 4. F-タイル25Gイーサネット Intel FPGA IPパラメーター 5. 機能の説明 6. リセット 7. インターフェイスおよび信号の説明 8. 制御、ステータス、統計レジスターの説明 9. EタイルハードIPユーザーガイド改訂履歴
2. このIPについて x
2.1. リリース情報 2.2. 特性 2.3. デバイス・ファミリー・サポート 2.4. パフォーマンスおよびリソース使用率
3. はじめに x
3.1. Intel® FPGA IPコアのインストールとライセンス取得 3.2. IPコアのパラメーターとオプションの指定 3.3. IP コアのシミュレーション 3.4. 生成ファイルの構造 3.5. IPコアのデザインへの統合 3.6. フルデザインのコンパイルおよびFPGAのプログラミング
3.1. Intel® FPGA IPコアのインストールとライセンス取得 x
3.1.1. Intel® FPGA IP Evaluation Mode
3.5. IPコアのデザインへの統合 x
3.5.1. ピン･アサインメント 3.5.2. F-タイルのリファレンスとシステムPLLクロック Intel® FPGA IPの追加 3.5.3. 25Gイーサネット Intel FPGA IP IPコアの配置設定
5. 機能の説明 x
5.1. SDI IPコアの機能の説明 5.2. イーサネット伝送へのユーザーインターフェイス
5.1. SDI IPコアの機能の説明 x
5.1.1. F-タイル 25Gイーサネット Intel FPGA IP TX MACデータパス 5.1.2. 25 GbE TX PCS 5.1.3. F-タイル 25Gイーサネット Intel FPGA IP コア RX MAC データパス 5.1.4. リンク障害シグナリング・インタフェース 5.1.5. 25: RX PCSをリセットします。 5.1.6. フロー制御
5.1.1. F-タイル 25Gイーサネット Intel FPGA IP TX MACデータパス x
5.1.1.1. フレームパディング 5.1.1.2. プリアンブルの挿入 5.1.1.3. パケット間ギャップの生成と挿入 5.1.1.4. フレーム・チェック・シーケンス (CRC32) の挿入
5.1.3. F-タイル 25Gイーサネット Intel FPGA IP コア RX MAC データパス x
5.1.3.1. IPコアのプリアンブル処理 5.1.3.2. IPの形式が正しくないパケットの処理 5.1.3.3. Length/Typeフィールドの処理
5.1.3.3. Length/Typeフィールドの処理 x
5.1.3.3.1. 長さのチェック 5.1.3.3.2. RX CRC チェックと動的転送
5.1.6. フロー制御 x
5.1.6.1. TXポーズ/PFCフロー制御フレーム送信要求 5.1.6.2. XON/XOFF Pause Frames
5.2. イーサネット伝送へのユーザーインターフェイス x
5.2.1. 送信の順序 5.2.2. TX および RX データパスのビット順序
7. インターフェイスおよび信号の説明 x
7.1. ユーザーロジックに対するTX MACインターフェイス 7.2. ユーザーロジックに対するRX MACインターフェイス 7.3. トランシーバー 7.4. トランシーバー・リコンフィグレーション信号 7.5. Avalon® Memory Mapped管理インターフェイス 7.6. その他のステータス信号およびデバッグ信号 7.7. クロック信号 7.8. リセット信号
8. 制御、ステータス、統計レジスターの説明 x
8.1. TX MACレジスター 8.2. RX MACレジスター 8.3. Pause/PFC Flow Controlレジスター 8.4. Statisticsレジスター 8.5. Hard IPモード
8.4. Statisticsレジスター x
8.4.1. TX Statisticsレジスター 8.4.2. RX Statisticsレジスター
1. 25G Intel FPGA IPユーザーガイドについて
2. このIPについて
3. はじめに
4. F-タイル25Gイーサネット Intel FPGA IPパラメーター
5. 機能の説明
6. リセット
7. インターフェイスおよび信号の説明
8. 制御、ステータス、統計レジスターの説明
9. EタイルハードIPユーザーガイド改訂履歴

7.6. その他のステータス信号およびデバッグ信号

その他のステータス信号とデバッグ信号は非同期です。
表 18.  その他のステータス信号およびデバッグ信号

信号

入力/出力

説明
tx_lanes_stable 出力 TXデータパスのアクティブHigh非同期ステータス信号です。
  • TXデータパスがデータを送信する準備ができたときにアサートします。
  • デアサートするのは、i_tx_rst_n/i_rst_n信号がアサートされたとき、またはオートネゴシエーションおよびリンク・トレーニング動作中です。
rx_block_lock 出力

パラメーター・エディターで Enable RS-FECをオフにすると、IPがすべてのPCSレーンで 66ビットブロック境界のアライメントを完了すると、この信号がアサートされます。

パラメーター・エディターでEnable RS-FECをオンにすると、IP がすべての FEC レーンでコードワード・アライメントを完了したときにこの信号がアサートされます。

rx_pcs_ready 出力 RXデータパスのアクティブHigh非同期ステータス信号です。
  • アサートするのは、RXデータパスがデータを受信する準備ができたときです。
  • デアサートするのは、i_rx_rst_n/i_rst_n 信号がアサートされたとき、またはオートネゴシエーションおよびリンク・トレーニング動作中です。
local_fault_status 出力 RX MAC がローカル障害を検出するとアサートされます。この信号は、パラメーター・エディターでEnable link fault generationをオンにすると使用できます。
remote_fault_status 出力 RX MAC がリモート障害を検出するとアサートされます。 この信号は、パラメーター・エディターでEnable link fault generationをオンにすると使用できます。
unidirectional_en 出力 IP コアに単方向サポート用のClause 66 が含まれている場合にアサートされます。 この信号は、パラメーター・エディターで Enable link fault generationをオンにすると使用できます。
link_fault_gen_en 出力 IP コアに単方向サポート用のClause 66が含まれている場合にアサートされます。 この信号は、パラメーター・エディターで Enable link fault generationをオンにすると使用できます。
o_tx_pll_locked 出力 TX SERDESがロックされていることを示します。
o_cdr_lock 出力 アサートされると、回復されたクロックがデータにロックされていることを示します。
o_rx_hi_ber 出力 RX PCS が IEEE 802.3-2015 標準の図 82-15に従って HI BER 状態にあるときにアサートされます。
レベル 2 の表題