Fタイル・ダイナミック・リコンフィグレーションのデザイン例ユーザーガイド

ID 710582
日付 4/03/2023
Public
ドキュメント目次

1. クイック・スタート・ガイド

更新対象:
インテル® Quartus® Prime デザインスイート 23.1
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。

F-Tile Dynamic Reconfiguration IPは、コンパイルとシミュレーションをサポートするシミュレーション・テストベンチとハードウェア・デザイン例を提供します。デザイン例を生成すると、パラメーター・エディターによって、ハードウェアでデザインをシミュレーション、コンパイル、テストするために必要なファイルが自動的に生成されます。

インテル® は、コンパイルのみのプロジェクト例も提供しており、これはIPコアの領域とタイミングを迅速に見積もるために使用できます。

図 1. デザイン例の開発手順
The F-Tile Dynamic Reconfigurationデザイン例は、次のデザインバリアントをサポートしています。
表 1.  サポートされているデザイン例のバリアント
プロトコル ベースバリアント ターゲットバリアント
CPRI 24G CPRI (RS-FEC付き) 1.2G CPRI
2.4G CPRI
3G CPRI
4.9G CPRI
6G CPRI
9.8G CPRI
10G CPRI
10G CPRI (RS-FEC付き)
12G CPRI
12G CPRI (RS-FEC付き)
24G CPRI
24G CPRI (RS-FEC付き)
Ethernet 100G-4 (RS-FEC付き) 100G-4 (RS-FEC付き)
100G-4
100G-2 (RS-FEC付き)
2x50G-1 (RS-FEC付き)
4x25G-1 (RS-FEC付き)
4x25G-1
25G-1 (RS-FEC付き) 25G-1 (RS-FEC付き)
10G-1
400G-8 (RS-FEC付き) 400G-8 (RS-FEC付き)
2x200G-4 (RS-FEC付き)
4x100G-2 (RS-FEC付き)
100G-4 (RS-FECおよびPTP付き) 1 100G-4 (RS-FECおよびPTP付き)
100G-4 (PTP付き)
100G-2 (RS-FECおよびPTP付き)
2x50G-1 (RS-FECおよびPTP付き)
4x25G-1 (RS-FECおよびPTP付き)
4x25G-1 (PTP付き)
25G-1 (RS-FECおよびPTP付き) 2 25G-1 (RS-FECおよびPTP付き)
10G-1 (PTP付き)
400G-8 (RS-FECおよびPTP付き)2 400G-8 (RS-FECおよびPTP付き)
2x200G-4 (RS-FECおよびPTP付き)
4x100G-2 (RS-FECおよびPTP付き)
FHT 400G-4 (RS-FEC付き) FHT 400G-4 (RS-FEC付き)
FHT 1x200G-4 (RS-FEC付き)
FHT 2x200G-2 (RS-FEC付き)
FHT 2x100G-2 (RS-FEC付き)
FHT 4x100G-1 (RS-FEC付き)
PMA/FEC Direct PHY 53.125G 53.125G
53.125G (RS-FEC付き)
25.7815G
24.33024G
10.3125G
10.1376G
9.8304G
4.9152G
2.4576G
400G-8 (RS-FEC付き) 1x400G-8 (RS-FEC (PAM4) FEC Direct (544,514) 付き)
2x200G-4 (RS-FEC (PAM4) FEC Direct (544,514) 付き)
2x100G-4 (RS-FEC (NRZ) FEC Direct (528,514) 付き)
Ethernet to CPRI 25G-1 (RS-FEC付き) 25G-1 (RS-FEC付き)
10G-1
24G CPRI (RS-FEC付き)
10G CPRI
9.8G CPRI
4.9G CPRI
2.4G CPRI
25G-1 (RS-FEC付き) (1GE付き) 25G-1 (RS-FEC付き)
10G-1
1G-1
24G CPRI (RS-FEC付き)
10G CPRI
9.8G CPRI
4.9G CPRI
2.4G CPRI
1 Basic Accuracy Mode
2 Advanced Accuracy Mode