HDMI インテル® Agilex™ Fタイル FPGA IP デザイン例のユーザー ガイド

ダウンロード PDF
ID 709314
日付 12/13/2021
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Agilex™ F タイルデバイス用のHDMI Intel® FPGA IP のデザイン例クイック・スタート・ガイド 2. HDMI 2.1のデザイン例 (Support FRL = 1) 3. のクロッキングおよびPLLユーザーガイド改訂履歴
1. インテル® Agilex™ F タイルデバイス用のHDMI Intel® FPGA IP のデザイン例クイック・スタート・ガイド x
1.1. ディレクトリ構造 1.2. デザインの生成 1.3. デザインのシミュレーション 1.4. デザインのコンパイルとテスト
2. HDMI 2.1のデザイン例 (Support FRL = 1) x
2.1. デザイン機能 2.2. ハードウェアおよびソフトウェア要件 2.3. HDMI 2.1 RX-TX Retransmitデザインのブロック図 2.4. RTLパラメーターのデザイン 2.5. デザイン・コンポーネント 2.6. デザインのソフトウェア・フロー 2.7. クロックスキーム 2.8. インターフェイスの信号 2.9. ハードウェアの設定 2.10. シミュレーション・テストベンチ 2.11. デバッグ機能
2.3. HDMI 2.1 RX-TX Retransmitデザインのブロック図 x
2.3.1. RX専用またはTX専用のデザインの作成
2.4. RTLパラメーターのデザイン x
2.4.1. IPパラメーター 2.4.2. HDMI Intel® FPGA IPデザイン例のパラメーター
2.5. デザイン・コンポーネント x
2.5.1. HDMI TXのコンポーネント 2.5.2. HDMI RXのコンポーネント 2.5.3. トップレベルの共通ブロック
2.5.1. HDMI TXのコンポーネント x
2.5.1.1. TX PHYアダプター
2.5.1.1. TX PHYアダプター x
2.5.1.1.1. FRL
2.5.2. HDMI RXのコンポーネント x
2.5.2.1. RX PHYアダプター
2.5.2.1. RX PHYアダプター x
2.5.2.1.1. FRL
2.11. デバッグ機能 x
2.11.1. ソフトウェアのデバッグメッセージ 2.11.2. TXに接続されているシンクからのSCDC情報 2.11.3. クロック周波数の測定
1. インテル® Agilex™ F タイルデバイス用のHDMI Intel® FPGA IP のデザイン例クイック・スタート・ガイド
2. HDMI 2.1のデザイン例 (Support FRL = 1)
3. のクロッキングおよびPLLユーザーガイド改訂履歴

2.10. シミュレーション・テストベンチ

シミュレーション・テストベンチは、RX コアへの HDMI TX シリアル・ループバックをシミュレートします。
注: この シミュレーション・テストベンチは、I2C を含める パラメータを有効にしました。
図 20. HDMI Intel® FPGA IP シミュレーション・テストベンチのブロック図
表 19.  テストベンチのコンポーネント
Component 詳細
ビデオTPG ビデオのテスト・パターン・ジェネレーター (TPG) はビデオ スティミュラスを提供します。
オーディオサンプル生成 オーディオサンプル・ジェネレーターは、オーディオサンプル刺激を提供します。ジェネレータは、オーディオ・チャネルを介して送信されるインクリメント・テストのデータパターンを生成します。
Aux サンプル生成 補助サンプル・ジェネレーターは、補助サンプル刺激を提供します。ジェネレータは、トランスミッタから送信される固定データを生成します。
CRCチェック このチェッカーは、TX トランシーバーのリカバリ クロック周波数が目的のデータレートと一致するかどうかを検証します。
音声データチェック オーディオ・データ・チェックでは、インクリメント・テストのデータパターンが受信され、正しくデコードされているかどうかを比較します。
補助データチェック AUX データチェックでは、予期される AUX データが受信側で正しく受信およびデコードされているかどうかを比較します。

HDMI シミュレーション・テストベンチは、次の検証テストを実行します。

HDMI機能 検証
ビデオ・データ有効
  • テストベンチは、入力および出力ビデオの CRC チェックを実装します。
  • 送信されたデータの CRC 値を、受信したビデオ データで計算された CRC と照合します。
  • テストベンチは、レシーバーから 4 つの安定した V-SYNC 信号を検出した後、チェックを実行します。
補助データ
  • 補助サンプル ジェネレータは、トランスミッタから送信される固定データを生成します。
  • 受信側では、ジェネレーターは、予想される補助データが正しく受信され、デコードされているかどうかを比較します。
音声データ
  • オーディオサンプル ジェネレータは、オーディオ・チャネルを介して送信されるインクリメント・テストのデータパターンを生成します。
  • 受信側では、オーディオ データ チェッカーがインクリメント・テストのデータパターンが受信され、正しくデコードされているかどうかをチェックして比較します。

シミュレーションが成功すると、次のメッセージが表示されて終了します。

# SYMBOLS_PER_CLOCK 	= 2
# VIC               	= 4

# BPP               	= 0
# AUDIO_FREQUENCY (kHz)  = 48
# AUDIO_CHANNEL     	= 8
# Simulation pass
表 20.  HDMI Intel® FPGA IP デザイン例 サポートされるシミュレーター
シミュレーター Verilog HDL VHDL
ModelSim* - Intel® FPGA Edition/ ModelSim* - Intel® FPGA Starter Edition サポートあり Yes
VCS* / VCS* MX サポートあり 可能
Riviera-PRO* 可能 可能
Xcelium* パラレル サポートあり No
レベル 2 の表題