HDMI インテル® Agilex™ Fタイル FPGA IP デザイン例のユーザー ガイド

ID 709314
日付 12/13/2021
Public
ドキュメント目次
ご意見・ご要望

2.5.1. HDMI TXのコンポーネント

HDMI TXのトップ・コンポーネントには、TXコアのトップレベル・コンポーネント、IOPLL、トランシーバーPMAリセット・コントローラー、トランシーバー・ネイティブPHY、TX PLL、TXリコンフィグレーション管理、および出力バッファーのブロックが含まれます。
図 8. HDMI TXのトップ・コンポーネント
表 10.  HDMI TXのトップ・コンポーネント
モジュール 説明
HDMI TXコア

IPは、トップレベルからビデオデータを受信し、補助データのエンコーディング、オーディオデータのエンコーディング、ビデオデータのエンコーディング、スクランブリング、TMDSのエンコーディングまたはパケット化を実行します。

IOPLL (pll_frl_tx) IOPLL (iopll_frl) は、TXコアのFRLクロックを生成します。このリファレンス・クロックは、TX FPLL出力クロックを受信します。

FRLクロック周波数 = レーンあたりのデータレート x 4 / (クロックあたりのFRL文字 x 18)

PMAダイレクトモード

ハード・トランシーバー・ブロックで、HDMI TXコアからパラレルデータを受信し、送信されるデータをシリアル化します。

出力バッファー このバッファーは、HDMI DDCのI2Cインターフェイスとリドライバー・コンポーネントの相互通信を行うインターフェイスとして機能します。
40b から 64b へのコンバーター 40 ビット入力を 64 ビット出力に変換します。
DCFIFO システムクロックとTXクロックドメイン全体でデータと信号を同期します。