HDMI インテル® Agilex™ Fタイル FPGA IP デザイン例のユーザー ガイド

ID 709314
日付 12/13/2021
Public
ドキュメント目次
ご意見・ご要望

2.9. ハードウェアの設定

FRLが有効になっているHDMIのデザイン例はHDMI 2.1に対応しており、標準HDMIビデオストリームのループスルーのデモンストレーションを実行します。
ハードウェアのテストを実行するには、HDMI対応デバイス (HDMIインターフェイスを備えるグラフィック・カードなど) をHDMIシンク入力に接続します。このデザインは、HDMI 2.1またはHDMI 2.0/1.4bのソースとシンクをサポートします。
  1. HDMIシンクは、ポートを標準ビデオストリームにデコードし、クロック・リカバリー・コアに送信します。
  2. HDMI RXコアは、ビデオデータ、補助データ、およびオーディオデータをデコードします。それらは、DCFIFOを介して並列にHDMI TXコアにループバックされます。
  3. FMCドーターカードのHDMIソースポートは、画像をモニターに送信します。
注: 別のインテルFPGA開発ボードを使用する場合は、デバイスの割り当てとピンの割り当てを変更する必要があります。トランシーバーのアナログ設定は、 インテル® Agilex™ FPGA開発キットとBitec HDMI 2.1ドーターカードに対してテストされます。設定は、ご利用のボードに向けて変更することができます。
オンボードのプッシュボタンとユーザーLEDの機能
プッシュボタン/LED 機能
cpu_resetn 1回押すと、システムリセットが実行されます。
user_dipsw[0] パススルーモードを切り替えるユーザー定義のDIPスイッチ。
  • オフ (デフォルト位置) = パススルー

    FPGAのHDMI RXは、外部シンクからEDIDを取得し、接続している外部ソースに提供します。

  • オン = RXの最大FRLレートを Nios® IIターミナルから制御することができます。このコマンドは、最大FRLレート値を操作することにより、RX EDIDを変更します。
さまざまなFRLレートの設定については、 を参照してください。
user_dipsw[1] パススルーモードを切り替えるユーザー定義のDIPスイッチ。
  • OFF (デフォルト位置) = user_led[3:0] は、RXのステータスを示します。
  • ON = user_led[3:0] は、TXのステータスを示します。

詳細は、user_led[3:0] を参照してください。

user_pb[0] 1回押すと、HPD信号が標準のHDMIソースに切り替わります。
user_pb[1] 予約済み
user_pb[2]
1回押すと、Bitec HDMI 2.1 FMCドーターカードのTXに接続されているシンクからSCDCレジスターが読み出されます。
注: 読み出しを有効にするには、ソフトウェアでDEBUG_MODEを1に設定する必要があります。
user_led[0] user_dipsw[1] = ON
RXトランシーバーのレディーステータス
  • 0 = レディーではありません
  • 1 = レディー状態です
user_dipsw[1] = OFF
TXトランシーバーのレディーステータス
  • 0 = レディーではありません
  • 1 = レディー状態です
user_led[1] user_dipsw[1] = ON
RX FRLクロックPLLのロックステータス
  • 0 = ロックされていません
  • 1 = ロックされています
user_dipsw[1] = OFF
TX FRLクロックPLLのロックステータス
  • 0 = ロックされていません
  • 1 = ロックされています
user_led[2] user_dipsw[1] = ON
RX HDMIコアのアライメントとデスキューのロックステータス
  • 0 = 少なくとも1チャネルがロックされていません
  • 1 =すべてのチャネルがロックされています
user_dipsw[1] = OFF
TX FRLの開始ステータス
  • 0 = TXコアはリンク・トレーニング・パターンを送信します
  • 1 = TXコアは通常のビデオを送信します
user_led[3] user_dipsw[1] = ON
RX HDMIビデオのロックステータス
  • 0 = ロックされていません
  • 1 = ロックされています
user_dipsw[1] = OFF 予約済み