HDMI インテル® Agilex™ Fタイル FPGA IP デザイン例のユーザー ガイド

ID 709314
日付 12/13/2021
Public
ドキュメント目次
ご意見・ご要望

2.6. デザインのソフトウェア・フロー

デザインのメイン・ソフトウェア・フローでは、 Nios® IIプロセッサーはTIリドライバー設定をコンフィグレーションし、電源投入時にTXパスとRXパスを初期化します。
図 13.  main.cスクリプトのソフトウェア・フロー
ソフトウェアは while ループを実行して、シンクとソースの変更を監視し、変更に対応します。ソフトウェアは、TX の再構成、TX リンクのトレーニングをトリガーし、ビデオの送信を開始する場合があります。
注: 詳細なフローについては、次の図を参照してください。
  1. TX パスの初期化 : 図 14.
  2. RX パスの初期化: 図 15.
  3. TX の再構成とリンク トレーニング: 図 16.
  4. HDMI TX 送信ビデオ: 図 18.
図 14. TXパス初期化のフローチャート
図 15. RXパス初期化のフローチャート
図 16. TXのリコンフィグレーションとリンク・トレーニングのフローチャート
図 17. 特定のFRLレートでのリンク・トレーニングLTS:3プロセスのフローチャート
注: 参照する 図 17 詳細については LTS の実行: 特定の FRL レートでの 3 プロセス.
図 18. HDMI TXビデオ送信のフローチャート