AN 941: デザインブロック再利用チュートリアル: インテル® Agilex™ FシリーズFPGA開発ボード用

ダウンロード PDF
ID 709312
日付 12/10/2021
Public
ドキュメント目次
ドキュメント目次 x
1. AN 941: デザインブロック再利用チュートリアル インテル® Agilex™ FシリーズFPGA開発ボード用
1. AN 941: デザインブロック再利用チュートリアル インテル® Agilex™ FシリーズFPGA開発ボード用 x
1.1. チュートリアルの概要 1.2. ソフトウェアとハードウェアのチュートリアル 1.3. チュートリアル・ファイル 1.4. コア・パーティションの再利用 - デベロッパー向けチュートリアル 1.5. コア・パーティションの再利用 - コンシューマー向けチュートリアル 1.6. ルート・パーティションの再利用 - デベロッパー向けチュートリアル 1.7. ルート・パーティションの再利用 - コンシューマー向けチュートリアル 1.8. (オプション) ステップ8: デバイスのプログラミング 1.9. AN 941: デザインブロック再利用チュートリアルの改訂履歴
1.4. コア・パーティションの再利用 - デベロッパー向けチュートリアル x
1.4.1. ステップ1: コア・パーティションの定義 1.4.2. ステップ2: コア・パーティションのコンパイルとエクスポート 1.4.3. ステップ3: ブラック・ボックス・ファイルの作成 1.4.4. ステップ4: Consumerプロジェクトへのファイルのコピー 1.4.5. ステップ5: ハードウェアの検証 (オプション)
1.5. コア・パーティションの再利用 - コンシューマー向けチュートリアル x
1.5.1. ステップ1: ファイルの追加と合成の実行 1.5.2. ステップ2 : blinking_ledのパーティションの作成 1.5.3. ステップ3: デザインのコンパイル 1.5.4. (オプション) ステップ4: ハードウェアの検証
1.6. ルート・パーティションの再利用 - デベロッパー向けチュートリアル x
1.6.1. ステップ1: 予約済みコア・パーティションの作成 1.6.2. ステップ2: Logic Lock領域の定義 1.6.3. ステップ3: ルート・パーティションのコンパイルとエクスポート 1.6.4. ステップ4: Consumerプロジェクトへのファイルのコピー 1.6.5. ステップ5: ハードウェアの検証 (オプション)
1.7. ルート・パーティションの再利用 - コンシューマー向けチュートリアル x
1.7.1. ステップ1: SDCとルート・パーティションの追加 1.7.2. ステップ2: デザインのコンパイル 1.7.3. ステップ3: ハードウェアの検証 (オプション)
1. AN 941: デザインブロック再利用チュートリアル インテル® Agilex™ FシリーズFPGA開発ボード用

1.9. AN 941: デザインブロック再利用チュートリアルの改訂履歴

ドキュメント・バージョン インテル® Quartus® Primeバージョン 変更内容
2021.12.10 21.3 デザイン例ファイルへのリンクを改訂しました。
2021.12.03 21.3 初版
レベル 2 の表題