AN 942: デザインブロックを再利用したSignal Tapのチュートリアル: インテル® Agilex™ FシリーズFPGA開発ボード用
ID
709306
日付
12/10/2021
Public
インテルのみ表示可能 — GUID: dbx1522864968277
Ixiasoft
4.1. 手順1: 予約済みコア・パーティションの作成とLogic Lock領域の定義
4.2. 手順2: ルート・パーティションでのSLD JTAG Bridge Agentの生成とインスタンス化
4.3. 手順3: SLD JTAG Bridge Hostの生成とインスタンス化
4.4. 手順4: Signal TapのHDLインスタンスの生成
4.5. 手順5: ルート・パーティションのコンパイルとエクスポート、およびConsumerプロジェクトへのファイルのコピー
4.6. 手順6: デバイスのプログラミングとハードウェアの検証
4.7. 手順7: ルート・パーティション用のSignal Tapファイルの生成
4.8. 手順8: Signal Tapによるハードウェアの検証
インテルのみ表示可能 — GUID: dbx1522864968277
Ixiasoft
2.5. 手順5: Consumerプロジェクトへのファイルのコピー
コア・パーティションをエクスポートしてブラック・ボックス・ファイルを作成したら、後で使用できるようにファイルをConsumer プロジェクト・ディレクトリーにコピーします。
blinking_led_top.qdb ファイルおよび blinking_led_top_bb.sv ファイルを Core_Partition_Reuse/Consumer/ ディレクトリーにコピーします。
注: .sdc ファイルによる影響は、Consumerプロジェクト内の確定パーティションのロジック、配置、または配線に対してはありません。
コア・パーティション再利用のデバッグ (Consumer) のチュートリアル・モジュールで、blinking_led_top.qdb ファイルおよび blinking_led_top_bb.sv ファイルをConsumerプロジェクトに統合します。
関連情報