AN 942: デザインブロックを再利用したSignal Tapのチュートリアル: インテル® Agilex™ FシリーズFPGA開発ボード用
ID
709306
日付
12/10/2021
Public
4.1. 手順1: 予約済みコア・パーティションの作成とLogic Lock領域の定義
4.2. 手順2: ルート・パーティションでのSLD JTAG Bridge Agentの生成とインスタンス化
4.3. 手順3: SLD JTAG Bridge Hostの生成とインスタンス化
4.4. 手順4: Signal TapのHDLインスタンスの生成
4.5. 手順5: ルート・パーティションのコンパイルとエクスポート、およびConsumerプロジェクトへのファイルのコピー
4.6. 手順6: デバイスのプログラミングとハードウェアの検証
4.7. 手順7: ルート・パーティション用のSignal Tapファイルの生成
4.8. 手順8: Signal Tapによるハードウェアの検証
5. ルート・パーティション再利用のデバッグ (Consumer)
プロセスの説明
ルート・パーティションConsumerは、Developerから最後のトップレベル、配置、および配線されたルート・パーティションと、オプションで .sdc ファイルを受け取ります。次に、Consumerは、予約済みコア・パーティションをデバッグ用にイネーブルするために、SLD JTAG Bridge Hostをインスタンス化します。これによって、ルート・パーティションでインスタンス化されたSLD JTAG Bridge Agentと通信します。最後にConsumerは、合成前ノードをSignal Tap GUIでタッピングし、予約済みコア・パーティションをデバッグします。
完成チュートリアル・ファイル
Root_Partition_Reuse/Completed/Consumer/ チュートリアル・ディレクトリーには、このチュートリアル・モジュールの完成ファイルが含まれています。