AN 940: インクリメンタル・ブロックベース・コンパイルのチュートリアル: インテル® Agilex™ FシリーズFPGA開発ボード用
ID
691276
日付
12/10/2021
Public
1.3.1. ステップ1: フラットデザインのコンパイル
1.3.2. ステップ2: タイミングがクリティカルなデザインブロックの特定
1.3.3. ステップ3: デザイン・パーティションの作成
1.3.4. ステップ4: パーティション化されたデザインのタイミング解析
1.3.5. ステップ5: タイミングを収束したパーティションの保持
1.3.6. ステップ6: タイミングがクリティカルなデザインブロックの最適化
1.3.7. ステップ7: 保持および最適化された結果の確認
1.3.8. (オプション) ステップ8: デバイスのプログラミング
1.3.9. (オプション) ステップ9: ハードウェアでの結果の検証
1.3.1. ステップ1: フラットデザインのコンパイル
フラット (パーティション化されていない) デザインをコンパイルするには、次の手順に従います。
- インテルQuartus Prime開発ソフトウェア・プロ・エディションで、File > Open Projectをクリックし、 /tutorial_flat/top.qpf プロジェクト・ファイルを開きます。
- フラットデザインをコンパイルするには、Compilation DashboardでCompile Designをダブルクリックします。各ステージが完了すると、チェックマークが表示されます。システムによっては、コンパイルに30分以上かかる場合があります。
図 3. Compilation Dashboard
デフォルトでは、Timing Analyzerが自動的に開き、Finalのタイミング・ネットリストをロードします。
図 4. インテル® Quartus® Prime Timing Analyzer